Add to Cart
Chip CI programable de EP2C8Q208C8N
Arsenal de puerta programable del campo (FPGA) IC 138 165888 8256 paquete 208-BFQFP
|
Número de laboratorios/CLBs
|
516
|
|
|
Número de elementos de lógica/de células
|
8256
|
|
|
RAM Bits total
|
165888
|
|
|
Número de entrada-salida
|
138
|
|
|
Voltaje - fuente
|
1.15V ~ 1.25V
|
|
|
Montaje del tipo
|
||
|
Temperatura de funcionamiento
|
0°C ~ 85°C (TJ)
|
|
|
Paquete/caso
|
||
|
Paquete del dispositivo del proveedor
|
208-PQFP (28x28)
|
EP2C8Q208C8N ofrece
La familia del dispositivo del ciclón II ofrece las características siguientes:
■Arquitectura de alta densidad con 4.608 a 68.416 LEs
●M4K integró bloques de memoria
●Hasta 1,1 Mbits de RAM disponible sin la reducción de lógica disponible
●4.096 pedazos de la memoria por el bloque (4.608 pedazos por bloque incluyendo 512 pedazos de paridad)
●Configuraciones portuarias variables de ×1, de ×2, de ×4, de ×8, de ×9, de ×16, de ×18, de ×32, y de ×36
●Operación verdadera del dual-puerto (un lectura y una escriben, dos lee, o dos escribe) para los modos ×1, ×2, ×4, ×8, ×9, ×16, y ×18
●El byte permite para la entrada de datos que enmascara durante escribe
●Hasta la operación 260-MHz
■Multiplicadores integrados
●Hasta 150 18 - los multiplicadores mordidos del × 18 son por cada uno configurables como dos independiente 9 - multiplicadores mordidos del × 9 con hasta el funcionamiento 250-MHz
●Registros opcionales de entrada y de la salida
■Ayuda avanzada de la entrada-salida
●Ayuda estándar diferenciada de alta velocidad de la entrada-salida, incluyendo LVDS, RSDS, mini-LVDS, LVPECL, HSTL diferenciado, y diferencial SSTL
●Ayuda estándar de terminación única de la entrada-salida, incluyendo 2.5-V y 1.8-V, clase de SSTL I e II, clase de 1.8-V y de 1.5-V HSTL I e II, PCI 3.3-V y PCI-X 1,0, 3,3-, 2,5-, 1,8-, y 1.5-V LVCMOS, y 3,3-, 2,5-,
y 1.8-V LVTTL
●Conformidad de la interconexión de interés especial del grupo (SIG del PCI) del PCI del autobús urbano de la especificación componente periférica, de la revisión 3,0 para la operación 3.3-V en 33 o 66 megaciclos para 32 - o interfaces 64-bit
●PCI Express con un TI externo PHY y un Altera PCI Express
Función de ×1 Megacore®
