Base de 32 bits 200MHz PG-TQFP-100-23 DE DESTELLO de 2MB los 2M x 8 del Ic del microcontrolador de la CA TriCore de SAK-TC233LP-32F200F sola

SAK-TC233LP-32F200F TriCore™ - Solo-corazón de 32 bits de IC del microcontrolador 200MHz 2MB (los 2M x 8) PG-TQFP-100-23 DE DESTELLO

Ficha técnica: SAK-TC233LP-32F200F

Características:

La familia de producto de TC23x tiene las características siguientes:

• Microcontrolador del alto rendimiento con una base de la CPU • CPU escalar eficiente de TriCore del poder (TC1.6E), teniendo las características siguientes: – Compatibilidad con TC1.6P – operación del código binario de hasta 200 megaciclos en la gama de temperaturas completa – cuadernillo de apuntes RAM (DSPR) – cuadernillo de apuntes RAM (PSPR) de hasta 184 datos del kilobyte de la instrucción de hasta 8 kilobytes

– Escondrijo de la instrucción de 8 kilobytes (ICACHE)

– la línea 4 leyó el almacenador intermediario (DRB)

• Base de la sombra de Lockstepped para TC1.6E

• Memorias múltiples del en-microprocesador

– Toda la MNV y SRAM integrados son ECC protegido

– memoria Flash del programa de hasta 2 MBYTEs (PFLASH)

– memoria Flash de hasta 128 datos del kilobyte (DFLASH) usable para la emulación de EEPROM

– Memoria de 32 kilobytes (LMU)

– Memoria de 512 kilobytes (EMEM)

– Rom de arranque (BROM)

• controlador dma 16-Channel con transferencia de datos segura

• Sistema de interrupción sofisticado (el ECC protegió)

• Estructura del autobús del en-microprocesador del alto rendimiento

– interconexión 64-bit de la barra cruzada (SRI) que da rápidamente el acceso paralelo entre los amos del autobús, las CPU y las memorias

– autobús periférico del sistema de 32 bits (SPB) para las unidades periféricas y funcionales del en-microprocesador

– Un puente del autobús (puente de SFI)

• Módulo opcional de la seguridad del hardware (HSM) en algunas variantes (véase abajo)

• Unidad de gestión de la seguridad (SMU) que maneja alarmas del monitor de la seguridad

• Centro de experimentos de la memoria con ECC, la inicialización y las funciones de MBIST (MTU) de la memoria

• Monitor de la entrada-salida del hardware (IOM) para comprobar de la entrada-salida digital

• Unidades periféricas del En-microprocesador versátil

– Dos asincrónicos/canales seriales síncronos (ASCLIN) con la ayuda de LIN del hardware (V1.3, V2.0, V2.1 y J2602) hasta 50 MBaud

– Cuatro canales de interfaz hechos cola de SPI (QSPI) con el amo y capacidad auxiliar hasta 50 mbit/s

– Módulo de dos MultiCAN+ con 3CAN los nodos cada uno y 128 objetos asignables libres del mensaje para la eficacia alta de manipulación de datos vía proteger del primero en entrar, primero en salir y transfe de los datos de la entrada

r – 4 solos canales de la transmisión del mordisco del borde (ENVIADA) para la conexión a los sensores

– Un módulo de FlexRayTM con 2 canales (E-Ray) V2.1 favorable

– Un módulo genérico del contador de tiempo (GTM) que proporciona un sistema potente de filtración numérica de la señal y de función del contador de tiempo para realizar la gestión autónoma y compleja de la entrada-salida

– Una captura/compara el módulo 6 (dos corazones CCU60 y CCU61)

– Una unidad del contador de tiempo de los fines generales 12 (GPT120)

– IEEE802.3 Ethernet MAC con RMII y MII interfaces (ETH)

• Aproximación sucesiva versátil ADC (VADC)

– Racimo de 4 corazones independientes del ADC

– Gama de voltaje entrado a partir de 0 V a 5.5V (fuente del ADC)

• Puertos programables de la entrada-salida de Digitaces

• el En-microprocesador elimina errores de la ayuda para el nivel 1 de OCDS (las CPU, el acceso directo de memoria, en Chip Buses)

• Cuatro/interfaz de cinco cables de JTAG (IEEE 1149,1) o de DAP (puerto de acceso del dispositivo)

• Reguladores del sistema de gestión y del en-microprocesador del poder

• Unidad de la generación de reloj con el sistema PLL y Flexray PLL

• Regulador de voltaje integrado

Imagen de los datos: