FLASH del chip CI del circuito integrado de W25Q64FVSSIG - NI memoria IC 64Mb entrada-salida QPI 104MHz del patio de los 8M de x 8 SPI

W25Q64FVSSIG DESTELLAN - NI memoria IC 64Mb (los 8M x 8) SPI - Quad la entrada-salida, QPI 104MHz 8-SOIC

DESCRIPCIÓN GENERAL

Memoria Flash serial de W25Q64FV (64M-bit) provee de una solución del almacenamiento para los sistemas el espacio, los pernos y el poder limitados. La serie 25Q ofrece flexibilidad y funcionamiento bastante más allá de los dispositivos de destello seriales ordinarios. Son ideales para el código que sombrea PARA PEGAR, ejecutando código directamente de dual/del patio SPI (XIP) y almacenando voz, el texto y datos. El dispositivo actúa encendido un solo 2.7V a la fuente de alimentación 3.6V con el consumo actual tan bajo como el active 4mA y 1µA para el poder-abajo. Todos los dispositivos se ofrecen en paquetes del ahorro de espacio. El arsenal de W25Q64FV se organiza en 32.768 páginas programables de 256 bytes cada uno. Hasta 256 bytes se pueden programar a la vez. Las páginas se pueden borrar en grupos de 16 (borrado del sector 4KB), grupos de 128 (borrado del bloque 32KB), los grupos de 256 (borrado del bloque 64KB) o el microprocesador entero (borrado del microprocesador). El W25Q64FV tiene 2.048 sectores borrables y 128 bloques borrables respectivamente. Los pequeños sectores 4KB permiten mayor flexibilidad en los usos que requieren almacenamiento de los datos y del parámetro. (Véase el cuadro 2.)

La ayuda de W25Q64FV el interfaz periférico serial estándar (SPI), la entrada-salida SPI así como 2 se dobla/del patio - interfaz periférico (QPI) del patio del ciclo de instrucción de los relojes: Reloj serial, datos selectos, seriales I/O0 (DI) del microprocesador, I/O1 (HAGA), I/O2 (/WP), e I/O3 (/HOLD). Las frecuencias de reloj de SPI hasta de 104MHz se apoyan permitiendo índices de reloj equivalentes de 208MHz (104MHz x 2) para la entrada-salida dual y 416MHz (104MHz x 4) para la entrada-salida del patio al usar el dual leída rápido/Quad instrucciones de la entrada-salida y de QPI. Estas tasas de transferencia pueden superar 8 asincrónicos estándar y memorias Flash paralelas de 16 bits. El modo leído continuo permite el acceso de memoria eficiente con únicamente 8 relojes de instrucción-gastos indirectos leer 24 direcciones de pedazo, permitiendo la operación verdadera de XIP (ejecute en el lugar). Un perno del control, el perno de la protección de escritura y programables escriben la protección, con el top o el control del arsenal de la parte inferior, proporciona flexibilidad adicional del control. Además, el dispositivo apoya la identificación estándar del fabricante y de dispositivo de JEDEC, un número de serie único 64-bit y cuatro 256 registros de la seguridad de los bytes.