Las series de puertos Ethernet USRP-LW N210
La radio definida por software de la serie USRP-LW N210 cuenta con un ancho de banda alto y capacidades de procesamiento de rango dinámico alto.La radio definida por software de USRP está diseñada para aplicaciones de comunicaciones exigentesLa arquitectura general del producto incluye el Spartan3A-DSP3400 FPGA de Xilinx, el ADC de doble canal 100MSPS,y un DAC de doble canal de 400 MSPS que transmite datos al procesador principal a través de Gigabit Ethernet.
El USRP-LW N210 cuenta con un diseño modular que opera en un rango de frecuencia de CC a 6GHz,mientras que múltiples series USRP-LW N210 se pueden sincronizar y formar en un sistema MIMO a través de puertos de expansión en el dispositivoEl módulo de opción GPDSO proporciona relojes de referencia GPS con errores en el rango de 0.01 ppm para múltiples dispositivos USRP-LW N210.Los usuarios pueden implementar funciones personalizadas dentro de la arquitectura FPGA o en el núcleo suave RISC de 32 bits en la placa base.
El USRP-LW N210 proporciona un firmware FPGA rico en recursos. El FPGA es capaz de manejar hasta 100 MHz de señales RF aguas arriba y aguas abajo.
El kit de equipo USRP-LW N210 incluye: una unidad principal USRP-LW N210, dos cables de cabeza SMA, un cable Ethernet y un adaptador de alimentación.
Datos técnicos del USRP-LW N210:
| Categoría de parámetros |
valor numérico |
Unidad |
Categoría de parámetros |
valor numérico |
Unidad |
| Input/Output (Introducción y salida) |
Parámetros de rendimiento de RF cuando se emparejanconSe trata de un sistema de control de velocidad. |
| Entrada de voltaje de corriente continua |
6 |
V. |
Rechazo de señal/imagen en banda unilateral |
35 por ciento |
Dbc |
| corriente |
1.3 |
A. No |
Ruido de fase (1.8GHz))). |
| Corriente al instalar la placa hija WBX |
2.3 |
A. No |
10 kHz |
- 80 años |
Se aplicará el método siguiente: |
| Conversión de los parámetros del módulo |
100 kHz |
- 100 |
Se aplicará el método siguiente: |
| Tasa de muestreo del ADC |
100 |
Estado miembro/es |
1MHz |
-137 años |
Se aplicará el método siguiente: |
| Resolución del ADC |
14 |
los bits |
Potencia de salida |
15 |
Dbm |
| La dirección de la dirección de dirección |
88 |
Dbc |
Ingrese un punto de interceptación de tercer orden |
0 |
Dbm |
| Tasa de muestreo del DAC |
400 |
Estado miembro/es |
Número de ruidos |
5 |
Db |
| Resolución del DAC |
16 |
los bits |
Propiedades físicas |
| DAC SFDR |
80 |
Dbc |
Temperatura de funcionamiento |
0 a 55 |
C. Las |
| Con una tasa máxima de hospedaje (8b/16b). |
50 por ciento |
Estado miembro/es |
tamaño |
225 × 165 × 50 |
En el caso de los |
| Precisión de las vibraciones locales |
2.5 |
ppm |
peso |
1.0 |
En kg |
| Precisión de bloqueo GPSDO |
0.01 |
ppm |
|
|
|
