Condiciones de pago :L/C, T/T, Western Union, Paypal
Capacidad de la fuente :10000 piezas/meses
Plazo de expedición :días 1-3week
Detalles de empaquetado :Estándar
Estilo de la instalación :SMD/SMT
Paquete/caja :LQFP-176
Base :e200z0h
Calificación :AEC-Q100
Tipo de carnero :SRAM
Tipo de interfaz :PODER, I2C, SCI, SPI
more
Contacta
Add to Cart
Buscar vídeos similares
Ver descripción del producto
SPC5607BF1VLU6 32 procesadores integrados NTD6416ANLT4G mordidos IFX91041EJV50XUMA1 Controlle de los microcontroladores MCU 935311254557
Características
• Solo problema, complejo de 32 bits de la base de la CPU (e200z0h)
— Obediente con la categoría integrada tecnología de Architecture® del poder
— Sistema de instrucción aumentado permitiendo la codificación de la longitud variable (VLE) para la reducción de la huella del tamaño de código. Con la codificación opcional de instrucciones de 16 bits y de 32 bits mezcladas, es posible alcanzar la reducción significativa de la huella del tamaño de código.
• Memoria Flash del código del en-microprocesador de hasta 1,5 MB apoyada con el regulador de memoria Flash
• memoria Flash de 64 (4 × 16) del KB datos del en-microprocesador con el ECC
• En-microprocesador SRAM de hasta 96 KB
• Unidad de la protección de memoria (MPU) con 8 descriptores de la región y granulosidad de la región de 32 bytes en ciertos miembros de la familia (refiera al cuadro 1 para los detalles.)
• Regulador de interrupción (INTC) capaz de manejar 204 fuentes de la interrupción de la a elección-prioridad
• Lazo sincronizado en fase de frecuencia modulada (FMPLL)
• Arquitectura del interruptor de barra transversal para el acceso concurrente a los periférico, de destello, o RAM de amos múltiples del autobús
• regulador del eDMA de 16 canales con fuentes múltiples de la petición de transferencia usando el multiplexor del acceso directo de memoria
• El módulo de la ayuda de la bota (BAM) apoya el flash interno que programa vía un vínculo serial (PODER o SCI)
• El contador de tiempo apoya los canales de entrada-salida que proporcionan una gama de captura de 16 bits de la entrada, salida para comparar, y pulsa las funciones de la modulación de anchura (el eMIOS)
• 2 convertidores de analógico a digital (ADC): uno 10 mordida y un 12 mordidos
• Unidad cruzada del disparador para permitir la sincronización de las conversiones del ADC con un acontecimiento del contador de tiempo del eMIOS o del HOYO
• Hasta 6 módulos seriales del interfaz periférico (DSPI)
• Hasta 10 módulos del interfaz de comunicaciones seriales (LINFlex)
• Hasta 6 aumentaron los módulos llenos de la PODER (FlexCAN) con los almacenadores intermediarios configurables
• 1 módulo de interfaz inter-integrado del circuito (I2C)
• Hasta 149 pernos de fines generales configurables que apoyan las operaciones de entrada y de salida (dependiente del paquete)
• Contador en tiempo real (RTC)
• Fuente del reloj de los 128 kilociclos internos u oscilador de 16 megaciclos que apoya la atención autónoma con 1 resolución del ms con el descanso máximo de 2 segundos
• Ayuda opcional para el RTC con fuente del reloj del oscilador cristalino externo de 32 kilociclos, la atención favorable con 1 resolución del sec y el descanso máximo de 1 hora
• Hasta 8 contadores de tiempo periódicos de la interrupción (HOYO) con la resolución contraria de 32 bits
• Interfaz del desarrollo del nexo (NDI) por clase de IEEE-ISTO 5001-2003 dos más
• Prueba del dispositivo/de la exploración del límite del tablero apoyada por el grupo de acción de prueba común (JTAG) de IEEE (IEEE 1149,1)
• regulador de voltaje del En-microprocesador (VREG) para la regulación de la fuente de la entrada para todos los niveles internos
