C28x quitan el corazón 32 a la unidad Texas Instruments TMS320F28377SPZPS del microcontrolador del pedazo MCU

Unidad Texas Instruments /TI TMS320F28377SPZPS del microcontrolador de MCU

Características para el TMS320F28377S

• CPU de 32 bits de TMS320C28x
  • 200 megaciclos
  • Unidad flotante de la solo-precisión de IEEE 754 (FPU)
  • Unidad trigonométrica de la matemáticas (TMU)
  • Viterbi/unidad compleja de la matemáticas (VCU-II)
• Acelerador programable de la ley de control (CLA)
  • 200 megaciclos
  • IEEE 754 instrucciones de coma flotante de la solo-precisión
  • Ejecuta código independientemente de la CPU principal
• memoria del En-microprocesador
  • 512KB (256KW) o 1MB (512KW) del flash (ECC-protegido)
  • 132KB (66KW) o 164KB (82KW) de RAM (ECC-protegido o paridad-protegido)
  • seguridad de la Dual-zona que apoya el desarrollo de tercera persona
  • Número de identificación único
• Control del reloj y de sistema
  • Dos osciladores internos del cero-perno 10-MHz
  • oscilador cristalino del En-microprocesador
  • Módulo del reloj de vigilancia de Windowed
  • Conjunto de circuitos que falta de la detección del reloj
• 1.2-V base, diseño de la entrada-salida 3.3-V
• Periférico del sistema
  • Dos interfaces externos de la memoria (EMIFs) con la ayuda de ASRAM y de SDRAM
  • regulador del acceso directo de memoria 6-channel (acceso directo de memoria)
  • Hasta 169 individualmente programables, pernos de fines generales multiplexados de la entrada-salida (GPIO) con la filtración de la entrada
  • Regulador de interrupción periférico ampliado (ePIE)
  • Ayuda de baja potencia múltiple del modo (LPM) con la atención externa
• Periférico de las comunicaciones
  • USB 2,0 (MAC + PHY)
  • Ayuda para 12 el interfaz universal V-compatible del puerto paralelo del perno 3,3 (para arriba)
  • Dos módulos de Area Network del regulador (PUEDA) (perno-bootable)
  • Tres (hasta 50-MHz) puertos de alta velocidad de SPI (perno-bootable)
  • Dos puertos serie protegidos de varios canales (McBSPs)
  • Cuatro interfaces de comunicaciones seriales (SCI/UART) (perno-bootable)
  • Dos interfaces de I2C (perno-bootable)
• Subsistema análogo
  • Hasta cuatro convertidores de analógico a digital (ADC)
    • modo de 16 bits
      • 1,1 MSPS cada uno (hasta la producción de sistema 4.4-MSPS)
      • Entradas diferenciadas
      • Hasta 12 canales externos
    • modo 12-bit
      • 3,5 MSPS cada uno (hasta la producción de sistema 14-MSPS)
      • Entradas de terminación única
      • Hasta 24 canales externos
    • Solo de muestreo y retención (ENVIANDO Y DIRIGIENDO) en cada ADC
    • el postprocesar Hardware-integrado de las conversiones del ADC
      • Saturación de la calibración compensada
      • Error del cálculo setpoint
      • Alto, bajo, y paso a cero compare, con capacidad de la interrupción
      • captura del retraso de la Disparador-a-muestra
  • Ocho comparadores windowed con 12 referencias del convertidor de digital a analógico del pedazo (DAC)
  • El pedazo tres 12 protegió salidas de DAC
• Periférico aumentados del control
  • 24 canales de PWM con las características aumentadas
  • 16 canales de alta resolución del modulador de la anchura de pulso (HRPWM)
    • Alta resolución en los canales de A y de B de 8 módulos de PWM
    • ayuda de la Muerto-banda (en estándar y de alta resolución)
  • Seis módulos aumentados de la captura (eCAP)
  • Tres módulos aumentados del pulso del codificador de la cuadratura (eQEP)
  • Ocho canales de entrada del módulo de filtro del Sigma-delta (SDFM), 2 filtros paralelos por el canal
    • Filtración de datos estándar de SDFM
    • Filtro del comparador para la acción rápida para fuera de la gama