4.5V - chip CI Z85C3008 PEG For Electric Components de 5.5V ZiLOG
Number modelo:Z85C3008PEG
Lugar del origen:N/S
Cantidad de orden mínima:1pcs
Condiciones de pago:T/T
Capacidad de la fuente:9999999+PCS
Plazo de expedición:2-7 días del trabajo
Contacta
Add to Cart
Miembro activo
Shenzhen China
Dirección:
7F, Building F, Longjing Science park, 335 Bulong Road, Ma Antang Community, Bantian Street, Longgang District, Shenzhen, China
Proveedor Último login veces:
Dentro de 48 Horas
Detalles del producto
Perfil de la compañía
Detalles del producto
Chip CI electrónico ZiLOG Z85C3008PEG
| Propiedades del producto | Cualidades |
| Fabricante: | ZiLOG |
| Categoría de producto: | Regulador Interface IC de la entrada-salida |
| Estilo de la instalación: | A través del agujero |
| Paquete/caso: | PDIP-40 |
| Serie: | Z85C30 |
| Producto: | Regulador de comunicaciones seriales |
| Tipo de interfaz: | Serial |
| Voltaje de fuente de trabajo: | 4,5 V a 5,5 V |
| Temperatura de funcionamiento mínima: | - 40 C |
| Temperatura de funcionamiento máximo: | + 100 C |
| Paquete: | Tubo |
| Marca registrada: | ZiLOG |
| Alto: | 3,94 milímetros |
| Longitud: | 52,58 milímetros |
| Corriente de la fuente de funcionamiento: | 4 mA |
| Tipo de producto: | Regulador Interface IC de la entrada-salida |
| Cantidad que embala de la fábrica | 10 |
| Subcategoría: | Interfaz ICs |
| anchura: | 14,22 milímetros |
| Peso de unidad: | 6 g |
Característica:
Z85C30: Optimizado para los microprocesadores no-multiplexados del
autobús
Z80C30: Optimizado para los microprocesadores multiplexados del
autobús
Pin compatible con los modelos del NMOS
Dos 0 independientes a los canales lleno-a dos caras 4.1Mbps, cada
uno con el oscilador cristalino independiente, generador de
velocidad (BRG), y lazo sincronizado en fase digital (DPLL) para la
recuperación de reloj
Operación Multiprotocol bajo control de programa; programable para
codificación de los datos de NRZ, de NRZI o de FM
Modo asincrónico con 5 a 8 pedazos y 1, 1 ½ o 2 pedazos de parada
por carácter, factor programable del reloj, la detección de la
interrupción y la generación; detección de la paridad, del sobrante
y de error que enmarca
Sincronización del modo de la sincronización, interna o externa de
carácter en 1 o 2 caracteres de la sincronización, y la generación
del CRC y la comprobación vía CRC-16 o CRC-CCITT preestablecido a
1s o a 0s
El modo de SDLC/HDLC con el control completo del marco-nivel, la
inserción cero automática y la eliminación, dirección residual del
Yo-campo, aborta la generación y la detección, la generación del
CRC y la comprobación, y la colocación del SDLC
Función del acuse de recibo de la interrupción de software (NMOS no
disponible)
Loopback local y modo auto del eco
T1 trunk76 digital de la ayuda
Ayuda aumentada del acceso directo de memoria (NMOS no disponible),
10x19-bit situación primero en entrar, primero en salir y contador
de byte mordido 14
velocidad:
Z85C3O: 8.5MHz, 10MHz y 16.384MHz
Z80C3O: 8MHz y 10MHz
4.5V - chip CI Z85C3008 PEG For Electric Components de 5.5V ZiLOG
Carro de la investigación
0