Convertidor de datos de los convertidores de analógico a digital FH32K144MNT0MLHT ATMEGA328P-AU de AD7490BCPZ ADC ICs

Convertidor de datos de los convertidores de analógico a digital FH32K144MNT0MLHT ATMEGA328P-AU de AD7490BCPZ ADC ICs

CARACTERÍSTICAS

Tarifa rápida de la producción: 1 MSPS especificó para VDD de la energía baja de 2,7 V a de 5,25 V a las tarifas máximas de la producción máximo de 5,4 mW en el kSPS 870 con 3 fuentes de V máximo de 12,5 mW en 1 MSPS con 5 fuentes de V 16 entradas (de terminación única) con ancho de banda amplio de la entrada del secuenciador: 69,5 el DB SNR en 50 kilociclos de la entrada de poder flexible de la frecuencia/la gestión serial de la frecuencia de reloj ninguna tubería retrasa la interfaz en serie de alta velocidad, modo completo compatible del cierre de SPI/QSPI™/MICROWIRE™/DSP: 0,5 ventajas TSSOP del máximo 28 del µA y 32 paquetes AEC-Q100 de la ventaja LFCSP calificaron para los usos automotrices

USOS

Supervisión con pilas de varios canales de la línea eléctrica del equipo de la supervisión de sistema de adquisición de datos, instrumentación, y control de proceso

PUNTOS CULMINANTES DEL PRODUCTO

1. El AD7490 ofrece tarifas de hasta 1 producción de MSPS. En la producción máxima con 3 fuentes de V, el AD7490 disipa apenas 5,4 mW de poder.

2. Una secuencia de canales puede ser seleccionada, a través de los cuales los ciclos AD7490 y los convertidos.

3. El AD7490 actúa desde solo 2,7 una fuente de V a de 5,25 V. La función de VDRIVE permite que la interfaz en serie conecte directamente con la independiente de tampoco 3 V o de 5 sistemas de procesador de V de VDD.

4. El índice de conversión es determinado por el reloj serial, permitiendo que el tiempo de la conversión sea reducido con el aumento serial de la frecuencia de reloj. La pieza también ofrece diversos modos del cierre para maximizar eficacia de poder a tarifas más bajas de la producción. El consumo de energía es 0,5 µA, máximo, cuando en cierre completo.

5. La pieza ofrece una aproximación sucesiva estándar ADC con el control exacto del instante de muestreo vía una entrada del CS y una vez de control de la conversión.