Microprocesador EPM9560ARC208-10 del circuito integrado del dispositivo de lógica programable del complejo de CPLD

EPM9560ARC208-10 SMD/SMT CPLD - dispositivos de lógica programable complejos

CARACTERÍSTICAS:

■El Cmos de alto rendimiento EEPROM-basó los dispositivos de lógica programable (PLDs) empleó arquitectura múltiple de tercera generación de la matriz del arsenal (MAX®)

■programabilidad del en-sistema 5.0-V (ISP) a través del interfaz común del grupo de acción de prueba del estándar 1149,1 incorporados de IEEE (JTAG)

■Conjunto de circuitos incorporado de la prueba de la límite-exploración de JTAG (BST) obediente con el estándar 1149.1-1990 de IEEE

■Familia borrable de alta densidad del dispositivo de lógica programable (EPLD) que se extiende de 6.000 a 12.000 puertas usables (véase el cuadro 1)

■10 retrasos de la lógica del perno-a-perno del ns con frecuencias contrarias de hasta 144 megaciclos

■Completamente obediente con la especificación componente periférica del autobús urbano del PCI del grupo de interés especial de la interconexión (SIG del PCI), revisión 2,2

■macrocell de la Dual-salida para el uso independiente de la lógica combinatoria y registradoa

■Interconexión de FastTrack® para los retrasos rápidos, fiables de la interconexión

■Los registros de la entrada-salida con el claro y el reloj permiten en todos los pernos de la entrada-salida

■Control programable de la ciénaga-tarifa de la salida a reducir el cambiar de ruido

■Operación del interfaz de la entrada-salida de MultiVolt™, permitiendo que los dispositivos interconecten con los dispositivos 3.3-V y 5.0-V

■Distribución configurable del producto-término del ampliador permitiendo hasta 32 términos del producto por macrocell

■Modo programable del poder-ahorro para la reducción del poder más de 50% en cada macrocell