Arsenal de puerta programable del campo del microprocesador SMD SM TFPGA del circuito integrado A3P250-FG256

A3P250-FG256 SMD/SM TFPGA - arsenal de puerta programable del campo

Característica

• 15 K a 1 M System Gates

• Hasta 144 Kbits de Dual-puerto verdadero SRAM

• Hasta 300 usuario I/Os

• 130 nanómetro, metal 7-Layer (cobre 6), Flash-basaron proceso del Cmos

• Instante en ayuda del nivel 0

• Solución monopastilla

• Conserva diseño programado cuando está accionado apagado

• Funcionamiento de sistema de 350 megaciclos

• 3,3 V, 66 megaciclos de † 64-bit del PCI

• ISP usando el desciframiento del estándar de la encriptación avanzada del En-microprocesador 128-Bit (AES) (excepto los dispositivos ARM®-permitidos ProASIC®3) vía JTAG † obediente (de IEEE 1532)

• FlashLock® para asegurar el contenido de FPGA

• Voltaje de la base para la energía baja

• Ayuda para 1,5 sistemas de V-Only • Interruptores de destello de baja impedancia• Dividido en segmentos, hierarchical routing y estructura del reloj• 700 Mbps RDA, I/Os LVDS-capaz (A3P250 y antedichos)

• 1,5 operación de V, del Mezclado-voltaje de 1,8 V, de 2,5 V, y de 3,3 V

• Ayuda del voltaje de fuente de alimentación de la amplia gama por JESD8-B, permitiendo que I/Os actúe a partir de 2,7 V a 3,6 V • Voltajes-para arriba Banco-a elección de la entrada-salida a 4 bancos por microprocesador

• Estándares de terminación única de la entrada-salida: LVTTL, LVCMOS 3,3 V/2,5 V/1,8 V/1,5 V, 3,3 † y LVCMOS 2,5 de V PCI/3,3 V PCI-X entrada de V/5,0 V

• Estándares diferenciados de la entrada-salida: LVPECL, LVDS, B-LVDS, y M-LVDS (A3P250 y antedicho) • La entrada-salida se registra en la entrada, salida, y permite las trayectorias

• Que ahorra ‡ Caliente-intercambiable y frío de I/Os

• † De la tarifa de ciénaga de la salida y fuerza programables de la impulsión • Débil levante /-Down

• Prueba de la exploración del límite de IEEE 1149,1 (JTAG)

• Paquetes Pin-compatibles a través de la familia ProASIC3