Add to Cart
Radio de CY2305SI-1H y lazos sincronizados en fase de los circuitos integrados del RF - PLL
■10 megaciclos a 100/133 megaciclo de rango de operación, compatibles con las frecuencias del autobús de la CPU y del PCI
■Retraso de propagación cero de la entrada-salida
■el ciclo-a-ciclo típico de 60 picosegundos está inquieto (la alta impulsión)
■Salidas oblicuas bajas múltiples
❐ posición oblicua típica de la salida-a-salida de 85 picosegundos
La entrada del ❐ uno conduce cinco salidas (CY2305)
La entrada del ❐ uno conduce nueve salidas, agrupadas como 4 + 4 + 1 (CY2309)
■Compatible con los sistemas Pentium-basados
■Modo de prueba para puentear el lazo sincronizado en fase (PLL) (CY2309)
■Paquetes:
perno del ❐ 8, 150 paquete de la milipulgada SOIC (CY2305)
perno 150 milipulgada SOIC o 4,4 milímetros TSSOP (CY2309) del ❐ 16
■3,3 operación V
■Gamas de temperaturas comerciales e industriales
Lazos sincronizados en fase - PLL | |
RoHS: | N |
Almacenador intermediario cero del reloj del retraso PLL | |
1 | |
10 megaciclos a 133,33 megaciclos | |
3,6 V | |
3 V | |
Si | |
- 40 C | |
+ 85 C | |
SMD/SMT | |
SOIC-8 | |
Altura: | 1,48 milímetros |
Longitud: | 4,98 milímetros |
Humedad sensible: | Sí |
Voltaje de fuente de funcionamiento: | 3,3 V |
Tipo de producto: | PLLs - lazos sincronizados en fase |
Serie: | CY2305SI |
Cantidad del paquete de la fábrica: | 2910 |
Subcategoría: | Radio y circuitos integrados del RF |
Anchura: | 3,99 milímetros |
Peso de unidad: | 0,019048 onzas |