Chip de memoria borrable durable IC EEPROM 256K I2C 400KHZ 8 SOIC 24LC256T-I/SN del BAILE DE FIN DE CURSO
Número de modelo:24LC256T-I/SN
Lugar del origen:Fábrica original
Cantidad de orden mínima:10pcs
Condiciones de pago:T/T, Union，PAYPAL occidental
Capacidad de la fuente:100000pcs
Plazo de expedición:1-3 días
Contacta
Add to Cart
Miembro activo
Shenzhen Guangdong China
Dirección:
Sitio 1120, piso 11o, nueva Asia Guoli Building, distrito de Futian, ciudad de Shenzhen, provincia de Guangdong China, cremallera: 518031
Proveedor Último login veces:
Dentro de 14 Horas
Detalles del producto
Perfil de la compañía
Detalles del producto
Chip de memoria borrable IC EEPROM 256K I2C 400KHZ 8SOIC del BAILE DE FIN DE CURSO 24LC256T-I/SN
Número de parte | VCC gama | Frecuencia de reloj máxima | Temporeros. Gamas |
24AA256 | 1.7V-5.5V | 400 kilociclos (1) | I |
24LC256 | 2.5V-5.5V | 400 kilociclos | I, E |
24FC256 | 1.7V-5.5V | 1 megaciclo | I, |
Nota 1: 100 kilociclos para VCC < 2="">
DESCRIPCIONES GENERALES
El Microchip Technology Inc. 24AA256/24LC256/24FC256 (24XX256*) es de 32K x (256 Kbit) del serial 8 un BAILE DE FIN DE CURSO borrable eléctricamente, capaz de la operación a través de una gama amplia del voltaje (1.7V a 5.5V). Se ha desarrollado para los usos tales como comunicaciones personales o de adquisición de datos avanzados, de baja potencia. Este dispositivo también hace que una página escriba capacidad de hasta 64 bytes de datos. Este dispositivo es capaz de al azar y secuencial lee hasta el límite 256K. Las líneas funcionales de la dirección permiten hasta ocho dispositivos en el mismo autobús, para el espacio de dirección de hasta 2 Mbit. Este dispositivo está disponible en los 8 paquetes plásticos de la INMERSIÓN, de SOIC, de TSSOP, de MSOP y de DFN del perno del estándar.
CARACTERÍSTICAS
• Escoja la fuente con la operación abajo a 1.7V para 24AA256
y 24FC256 los dispositivos, 2.5V para los dispositivos 24LC256
• Tecnología de baja potencia del Cmos:
- Corriente activa 400 UA, de típico
- NA espera de la corriente 100, típico
• interfaz en serie de dos hilos, I2C™ compatible
• Hasta ocho dispositivos Cascadable
• Entradas de disparador de Schmitt para la supresión del ruido
• Control de la cuesta de la salida para eliminar la despedida de tierra
• 100 kilociclos y 400 kilociclos de compatibilidad del reloj
• La página escribe máximo del ms del tiempo 5.
• El borrado Uno mismo-sincronizado/escribe el ciclo
• la página 64-Byte escribe el almacenador intermediario
• Protección de escritura del hardware
• Protección >4000V del ESD
• Más de 1 millón de borrados/escriben ciclos
• Años de la retención >200 de los datos
• Programación de la fábrica disponible
• Los paquetes incluyen 8 la ventaja PDIP, SOIC, DFN, TSSOP y MSOP
• Pb-libre y RoHS obedientes
• Tecnología de baja potencia del Cmos:
- Corriente activa 400 UA, de típico
- NA espera de la corriente 100, típico
• interfaz en serie de dos hilos, I2C™ compatible
• Hasta ocho dispositivos Cascadable
• Entradas de disparador de Schmitt para la supresión del ruido
• Control de la cuesta de la salida para eliminar la despedida de tierra
• 100 kilociclos y 400 kilociclos de compatibilidad del reloj
• La página escribe máximo del ms del tiempo 5.
• El borrado Uno mismo-sincronizado/escribe el ciclo
• la página 64-Byte escribe el almacenador intermediario
• Protección de escritura del hardware
• Protección >4000V del ESD
• Más de 1 millón de borrados/escriben ciclos
• Años de la retención >200 de los datos
• Programación de la fábrica disponible
• Los paquetes incluyen 8 la ventaja PDIP, SOIC, DFN, TSSOP y MSOP
• Pb-libre y RoHS obedientes
Chip de memoria borrable durable IC EEPROM 256K I2C 400KHZ 8 SOIC 24LC256T-I/SN del BAILE DE FIN DE CURSO
Carro de la investigación
0