COPITA síncrona programable DDR3 H5TC2G63GFR-PBA de CAS el 128M

Number modelo:H5TC2G63GFR-PBA
Lugar del origen:Taiwán
Cantidad de orden mínima:10pcs
Condiciones de pago:T/T
Capacidad de la fuente:100800PCS/WEEK
Plazo de expedición:2-3days
Contacta

Add to Cart

Miembro del sitio
Shenzhen Guangdong China
Dirección: 3418, Duhuixuan, avenida de Shennan, distrito de Futian, Shenzhen, provincia de Guangdong, China
Proveedor Último login veces: Dentro de 25 Horas
Detalles del producto Perfil de la compañía
Detalles del producto

 

1.Description
¿El H5TQ2G83GFR-xxC, H5TQ2G63GFR-xxC, H5TQ2G83GFR-xxI, H5TQ2G63GFR-xxI, H5TQ2G83GFR? el xxL, H5TQ2G63GFR-xxL, H5TQ2G83GFR-xxJ, H5TQ2G63GFR-xxJ es 2.147.483.648 datos del doble del pedazo Cmos
COPITA síncrona de la tarifa III (DDR3), adecuada idealmente para los usos de memoria principal que requiere grande
densidad de memoria y alto ancho de banda. ¿Referencia de las operaciones completamente síncronas de la oferta de SK Hynix 2Gb DDR3 SDRAMs? erenced a los bordes de levantamiento y que caen del reloj. Mientras que todas las direcciones y entradas de control están trabadas encendido
los bordes de levantamiento de las CK (bordes que caen de las CK), de los datos, estroboscópicos de los datos y escribir entradas de las máscaras de los datos son
muestreado en los bordes de levantamiento y que caen de él. Las trayectorias de datos internamente se canalizan y de 8 bits prefetched
para alcanzar ancho de banda muy alto.

2.FEATURES
* este producto de acuerdo con el directorio de RoHS.
• VDD=VDDQ=1.5V +/- 0.075V
• Operación de las entradas de reloj completamente diferenciado (CK, CK)
• Estroboscópico diferenciado de los datos (DQS, DQS)
• En el microprocesador DLL alinee la transición de DQ, de DQS y de DQS con las CK
transición
• Las máscaras del DM escriben dato-en el levantamiento y caer
bordes del estroboscópico de los datos
• Todas las direcciones y entradas de control excepto datos,
estroboscópicos de los datos y máscaras de los datos trabadas en
bordes de levantamiento del reloj
• Estado latente programable 5, 6, 7, 8, 9, 10, 11, 12, 13 de CAS
y 14 apoyados
• Estado latente aditivo programable 0, CL-1, y CL2
apoyó
• Estado latente programable de CAS Write (CWL) = 5, 6, 7, 8
9 y 10
• Longitud estallada programable 4/8 con ambos mordisco
modo secuencial y de la interpolación
• Interruptor del BL simultáneamente

8banks
• La media restaura el ciclo (Tcase 0 Oc ~ 95 Oc)
- 7,8 µs en 0Oc ~ 85 Oc
- 3,9 µs en 85Oc ~ 95 Oc
Temperatura comercial (0Oc ~ 95 Oc)
Temperatura industrial (-40Oc ~ 95 Oc)
• JEDEC 78ball estándar FBGA (x8), 96ball FBGA (x16)
• Fuerza del conductor seleccionada por EMRS
• La dinámica en la terminación del dado apoyó
• El perno asincrónico del RESET apoyó
• La calibración de ZQ apoyó
• TDQS (estroboscópico de los datos de la terminación) apoyado (x8 únicos)
• Escriba Levelization apoyado
• pedazo 8 pre
¿4.Why nos eligen?

el 100% nuevo y originao con precio de la ventaja
Eficacia alta
Entrega rápida
Servicio profesional del equipo
10 años experimentan componentes electrónicos
Agente de los componentes electrónicos
Descuento logístico de la ventaja
Servicio post-venta excelente

China COPITA síncrona programable DDR3 H5TC2G63GFR-PBA de CAS el 128M supplier

COPITA síncrona programable DDR3 H5TC2G63GFR-PBA de CAS el 128M

Carro de la investigación 0