Microprocesador de 10AX090N3F40I2LG 0.87V ALTERA FPGA

• Tecnología de proceso del nanómetro SoC de TSMC 20
• Permite la operación en un nivel más bajo VCC de 0,82 V en vez de los 0,9 voltajes estándar de la base VCC de V
• 1,0 milímetros de empaquetado Fineline de la bola-echada BGA
• 0,8 milímetros de empaquetado ultra Fineline de la bola-echada BGA
• Dispositivos múltiples con las huellas idénticas del paquete para la migración inconsútil entre diversas densidades de FPGA
• Los dispositivos con huellas compatibles del paquete no prohiben a migración a la siguiente generación Stratix® de gama alta 10 dispositivos
• RoHS, plomado (1), y opciones (Pb-libres) sin plomo
• 8 entrada aumentada ALM con cuatro registros
• Arquitectura de encaminamiento de varias trayectorias mejorada para reducir la congestión y para mejorar tiempo de compilación
• Arquitectura de sincronización de la base jerárquica
• Reconfiguración parcial de grano fino
• Bloques de memoria de M20K-20-Kb con el código de la corrección del hard error (ECC)
• Bloque del arsenal de lógica de la memoria (MLAB) — memoria 640-bit
• Ayuda nativa para los niveles de la precisión del tratamiento de señales a partir del 18 de x 19 a de 54 de x 54
• Ayuda nativa para el modo de 27 x 27 multiplicadores
• acumulador y cascada 64-bit para las respuestas de impulso finitas sistólicas (abetos)
• Bancos de memoria internos del coeficiente
• Preadder/sustractor para la eficacia mejorada
• Registro adicional de la tubería para aumentar funcionamiento y para reducir poder

• Aritmética de la coma flotante de las ayudas:
— Realice la multiplicación, adición, substracción, multiplicar-añada, multiplicar-reste, y multiplicación compleja.
— Multiplicación de las ayudas con capacidad de la acumulación, la adición de la cascada, y la capacidad de la substracción de la cascada.
— Control de reset dinámico del acumulador.
— El punto directo del vector de la ayuda y el encadenamiento complejo de la multiplicación multiplican bloques de la coma flotante DSP.