Microprocesador de los laboratorios ALTERA FPGA de la entrada-salida 21248 de EP4SGX530KH40C4N 744
Number modelo:EP4SGX530KH40C4N
Cantidad de orden mínima:1 PCS
Condiciones de pago:T/T, Western Union, Paypal, garantía comercial, tarjeta de crédito
Capacidad de la fuente:120 PC
Plazo de expedición:3-5 día
Detalles de empaquetado:Empaquetado del estándar internacional
Contacta
Add to Cart
Miembro activo
Shenzhen Guangdong China
Dirección:
R1811, edificio de B, torre de Jiahe, No.3006 Shennan mediados de Rd, Shenzhen, China
Proveedor Último login veces:
Dentro de 27 Horas
Detalles del producto
Perfil de la compañía
Detalles del producto
Entrada-salida Stratix IV GX del microprocesador BGA-1517 744 de EP4SGX530KH40C4N ALTERA FPGA
| Cualidad de producto | Valor del atributo |
|---|---|
| Intel | |
| FPGA - Arsenal de puerta programable del campo | |
| Stratix IV GX | |
| 531200 | |
| 21248 | |
| Entrada-salida 744 | |
| 900 milivoltio | |
| 0 C | |
| + 70 C | |
| SMD/SMT | |
| BGA-1517 | |
| Bandeja | |
| Tarifa de datos: | 600 Mb/s a 8,5 Gb/s |
| Serie: | Stratix IV GX |
| Marca: | Intel/Altera |
| Frecuencia de funcionamiento máxima: | 600 megaciclos |
| Humedad sensible: | Sí |
| Número de transmisores-receptores: | Transmisor-receptor 36 |
| Tipo de producto: | FPGA - Arsenal de puerta programable del campo |
| Cantidad del paquete de la fábrica: | 12 |
| Subcategoría: | Lógica programable ICs |
| Memoria total: | kbit 27376 |
| Marca registrada: | Stratix |
| Parte # alias: | 974500 |
La familia del dispositivo de Stratix IV contiene tres variantes
optimizadas para cumplir diversos requisitos de uso:
■Hasta 48 transmisores-receptores CDR-basados lleno-a dos caras en
Stratix IV GX y dispositivos de GT que apoyan tarifas de datos
hasta 8,5 Gbps y 11,3 Gbps, respectivamente
■Conjunto de circuitos dedicado para apoyar la función de la capa física para los protocolos seriales populares, tales como PCI Express (PCIe) (TUBO) Gen1 y Gen2, Ethernet de los Gbps (GbE),
RapidIO, SONET/SDH, XAUI/HiGig, (OIF) CEI-6G seriales, SD/HD/3G-SDI, canal de la fibra, SFI-5, e Interlaken
■Solución completa del protocolo de PCIe con los bloques duros integrados del IP de PCIe que ejecutan capa de PHY-MAC, capa de transmisión de datos, y función de la capa de la transacción
■Pre-énfasis programable del transmisor y conjunto de circuitos de la igualación del receptor para compensar pérdidas dependientes de la frecuencia en el medio físico
■Consumo de energía medio físico típico del accesorio (PMA) de 100 mW en 3,125 Gbps y 135 mW en 6,375 Gbps por el canal
■72.600 a 813.050 LEs equivalente por el dispositivo
■Kb 7.370 a 33.294 de la memoria aumentada de TriMatrix que consiste en tres tamaños de bloque de RAM para ejecutar memoria verdadera del dual-puerto y almacenadores intermediarios del primero en entrar, primero en salir
■Bloques de alta velocidad del procesamiento de señales digitales (DSP) configurables como 9 x 9 pedazo, 12 x 12 pedazo, pedazo 18 x 18, y 36 x 36 multiplicadores mordidos de la lleno-precisión en hasta 600 megaciclos
■Conjunto de circuitos dedicado para apoyar la función de la capa física para los protocolos seriales populares, tales como PCI Express (PCIe) (TUBO) Gen1 y Gen2, Ethernet de los Gbps (GbE),
RapidIO, SONET/SDH, XAUI/HiGig, (OIF) CEI-6G seriales, SD/HD/3G-SDI, canal de la fibra, SFI-5, e Interlaken
■Solución completa del protocolo de PCIe con los bloques duros integrados del IP de PCIe que ejecutan capa de PHY-MAC, capa de transmisión de datos, y función de la capa de la transacción
■Pre-énfasis programable del transmisor y conjunto de circuitos de la igualación del receptor para compensar pérdidas dependientes de la frecuencia en el medio físico
■Consumo de energía medio físico típico del accesorio (PMA) de 100 mW en 3,125 Gbps y 135 mW en 6,375 Gbps por el canal
■72.600 a 813.050 LEs equivalente por el dispositivo
■Kb 7.370 a 33.294 de la memoria aumentada de TriMatrix que consiste en tres tamaños de bloque de RAM para ejecutar memoria verdadera del dual-puerto y almacenadores intermediarios del primero en entrar, primero en salir
■Bloques de alta velocidad del procesamiento de señales digitales (DSP) configurables como 9 x 9 pedazo, 12 x 12 pedazo, pedazo 18 x 18, y 36 x 36 multiplicadores mordidos de la lleno-precisión en hasta 600 megaciclos
Microprocesador de los laboratorios ALTERA FPGA de la entrada-salida 21248 de EP4SGX530KH40C4N 744
Carro de la investigación
0