AM3352BZCZD80 MPU ARM Cortex-A8 32Mbit 800 MHz 1.26V PBGA-324

AM3352BZCZD80 MPU ARM Cortex-A8 32Mbit 800 MHz 1.26V PBGA-324

Características

• Procesador RISC de hasta 1 GHz SitaraTM ARM® Cortex® -A8 de 32 bits

¢ Coprocesador SIMD de NEONTM

32KB de instrucción L1 y 32KB de caché de datos con detección de error único (paridad)

256 KB de caché L2 con código de corrección de errores (ECC)

176KB de ROM de arranque en el chip

64KB de memoria RAM dedicada

Emulación y depuración - JTAG

Control de interrupción (hasta 128 solicitudes de interrupción)

• Memoria en el chip (RAM L3 compartida)

64KB de memoria RAM de control de memoria en chip de uso general (OCMC)

Accesible para todos los maestros

Apoya la retención para el despertar rápido

• Interfaces de memoria externa (EMIF)

El control de la unidad de control de la unidad de control de la unidad de control de la unidad de control de la unidad de control.

¢ mDDR: reloj de 200 MHz (tasa de datos de 400 MHz)

DDR2: Reloj de 266 MHz (tasa de datos de 532 MHz)

DDR3: Reloj de 400 MHz (tasa de datos de 800 MHz)

DDR3L: Reloj de 400 MHz (tasa de datos de 800 MHz)

Bus de datos de 16 bits 1 GB de espacio direccionable total

Soporta una configuración de dispositivo de memoria x16 o dos x8

Control de memoria de uso general (GPMC)

Interfaz de memoria asíncrona flexible de 8 y 16 bits con hasta siete selecciones de chips (NAND, NOR, Muxed-NOR, SRAM)

Utiliza código BCH para soportar ECC de 4, 8 o 16 bits

Utiliza código Hamming para soportar ECC de 1 bit

El módulo de localización de errores (ELM)

Se utiliza junto con el GPMC para localizar direcciones de errores de datos de polinomios de síndrome generados utilizando un algoritmo BCH

Apoya 4-, 8-, y 16-Bit por 512-Byte Bloque de Error de ubicación Basado en algoritmos BCH

• Subsistema de unidad en tiempo real programable y subsistema de comunicaciones industriales (PRU-ICSS)

Apoya protocolos como EtherCAT®, PROFIBUS, PROFINET, EtherNet/IPTM y más

¢ Dos unidades programables en tiempo real (UPR)

Procesador RISC de carga/almacenamiento de 32 bits capaz de funcionar a 200 MHz

8KB de RAM de instrucciones con detección de error único (paridad)

8KB de memoria RAM de datos con detección de error único (paridad)

Multiplicador de 32 bits de ciclo único con acumulador de 64 bits

El módulo GPIO mejorado proporciona soporte de cambio de entrada/salida y cierre paralelo en la señal externa.

12 KB de RAM compartida con detección de error único (paridad)

¢ Tres bancos de registros de 120 bytes a los que puede acceder cada PRU

Control de interrupción (INTC) para el manejo de eventos de entrada del sistema

El bus de interconexión local para conectar los maestros internos y externos a los recursos dentro del PRU-ICSS

Periféricos dentro del PRU-ICSS: Un puerto UART con pines de control de flujo, soporta hasta 12 Mbps

¢ Un módulo de captura mejorada (eCAP)

Dos puertos Ethernet MII que admiten Ethernet industrial, como EtherCAT

Un puerto MDIO • Módulo de administración de energía, restablecimiento y reloj (PRCM)

Control de la entrada y salida de los modos de espera y sueño profundo

Responsable de la secuenciación del sueño, la secuenciación de apagado del dominio de energía, la secuenciación de despertar y la secuenciación de encendido del dominio de energía

Relojes

Oscilador de alta frecuencia integrado de 15 a 35 MHz utilizado para generar un reloj de referencia para varios sistemas y relojes periféricos

El sistema de control de reloj permite activar y desactivar el control individual de los subsistemas y periféricos para facilitar la reducción del consumo de energía.USB y periféricos [MMC y SD], UART, SPI, I 2C], L3, L4, Ethernet, GFX [SGX530], Reloj de píxeles LCD

Diagrama de bloques funcionales

Especificaciones

Guías de comercio