Chips CI programables LFXP2-5E-5TN144C 100I/O 5K LUTs Inst- del enrejado en DSP 1.2V -5 SPD

Microprocesador programable LFXP2-5E-5TN144C 100I/O 5K LUTs Inst- del enrejado en DSP 1.2V -5 SPD

Especificaciones

Descripción

Los dispositivos de LatticeXP2™ combinan una tabla de operaciones de búsqueda (LUT) basaron la tela de FPGA con las células de destello permanentes

en una arquitectura designada flexiFLASH. El acercamiento del flexiFLASH proporciona las ventajas que incluyen inmediato-en,

la reconfigurabilidad infinita, en almacenamiento del microprocesador con FlashBAK integró memoria del bloque y memoria de ETIQUETA serial

y seguridad del diseño. Las piezas también apoyan la tecnología con TransFR, 128 encripción de Live Update del pedazo AES

y tecnologías de arranque dual. La tela de LatticeXP2 FPGA fue optimizada para la nueva tecnología del

principio con alto rendimiento y bajo costo en mente. Los dispositivos LatticeXP2 incluyen la lógica LUT-basada, distribuida

y memoria integrada, lazos sincronizados en fase (PLLs), ayuda síncrona pre-dirigida de la entrada-salida de la fuente y

bloques aumentados del sysDSP. Enreje a Diamond® que el software del diseño permite los diseños grandes y complejos estar eficientemente

ejecutado usando la familia LatticeXP2 de dispositivos de FPGA. La ayuda de la biblioteca de la síntesis para LatticeXP2 está disponible

para las herramientas populares de la síntesis de la lógica. El software del diamante utiliza la salida de la herramienta de la síntesis junto con los apremios

de sus herramientas de planificación del piso para poner y para encaminar el diseño en el dispositivo LatticeXP2. La herramienta del diamante extrae

la sincronización de la encaminamiento y detrás-la anota en el diseño para la verificación que mide el tiempo. El enrejado proporciona muchos módulos pre-diseñados de LatticeCORE™ de la propiedad intelectual (IP) para la familia LatticeXP2. Usando estos IPS como bloques estandardizados, los diseñadores están libres de concentrar en los aspectos únicos de su diseño, aumentando su productividad

Características

1.1.1. Arquitectura flexible de la lógica

• Inmediato-en • Infinitamente reconfigurable

• Solo microprocesador • Tecnología de FlashBAK™

• Memoria de ETIQUETA serial

• Seguridad 1.1.2 del diseño. Live Update Technology

• Tecnología de TransFR™

• Actualizaciones seguras con 128 la encripción del pedazo AES

• Arranque dual con SPI externo 1.1.3. bloque del sysDSP™

• Tres a ocho bloques para el alto rendimiento se multiplican y acumulan

• 12 a 32 multiplicadores 18x18

• Cada bloque apoya un multiplicador 36x36 o cuatro 18x18 u ocho multiplicadores 9x9

1.1.4. Memoria integrada y distribuida

• SysMEM™ EBR de hasta 885 Kbits

• Hasta 83 Kbits distribuyeron RAM 1.1.5. sysCLOCK™ PLLs

• Hasta cuatro PLLs análogo por el dispositivo

• El reloj se multiplica, divide y defasador

1.1.6. Almacenador intermediario flexible de la entrada-salida

• el almacenador intermediario de sysI/O™ apoya:

• LVCMOS 33/25/18/15/12; LVTTL

• Clase de SSTL 33/25/18 yo, II

• HSTL15 clase I; HSTL18 clase I, II

• PCI

• LVDS, autobús-LVDS, MLVDS, LVPECL, RSDS

1.1.7. interfaces síncronos Pre-dirigidos de la fuente

• Interfaces RDA/DDR2 hasta 200 megaciclos

• El 7:1 LVDS interconecta usos de la exhibición de ayuda

• XGMII 1.1.8. Opciones de la densidad y del paquete

• 5k a 40k LUT4s, entrada-salida 86 a 540

• csBGA, paquetes de TQFP, de PQFP, del ftBGA y del fpBGA

• La migración de la densidad apoyó

1.1.9. Configuración de dispositivo flexible

• Interfaz de destello de la bota de SPI (amo y auxiliar)

• La imagen de arranque dual apoyó

• El error de programa detecta la macro (del SED) integrada

1.1.10. Ayuda a nivel sistema

• IEEE 1149,1 e IEEE 1532 obediente

• oscilador del En-microprocesador para la inicialización y el uso general

• Los dispositivos actúan con la fuente de alimentación de 1,2 V

Guía comercial