Chip CI del microprocesador XC95144XL-10TQG100I 3.3V 144 Macrocells Cpld de Xilinx Fpga
Number modelo:XC95144XL-10TQG100I
Lugar del origen:original
Cantidad de orden mínima:2 PC
Condiciones de pago:T/T, Western Union, PayPay
Capacidad de la fuente:4500pcs por boca
Plazo de expedición:5-7 días laborables
Contacta
Add to Cart
Evaluación de proveedor
Shenzhen Guangdong China
Dirección:
Room L, 23rd Floor, Building B, Duhui 100, Zhonghang Rd, Futian District, Shenzhen City, Guangdong
Proveedor Último login veces:
Dentro de 29 Horas
Detalles del producto
Perfil de la compañía
Detalles del producto
Microprocesador programable del microprocesador XC95144XL-10TQG100I 3.3V 144 Macrocells Cpld de Xilinx
Especificaciones
| Cualidad de producto | Valor del atributo |
|---|---|
| Xilinx | |
| Categoría de producto: | Dispositivos de lógica programable CPLD-complejos |
| XC95144XL | |
| SMD/SMT | |
| TQFP-100 | |
| 3,3 V | |
| 144 | |
| Entrada-salida 81 | |
| 3,6 V | |
| 3 V | |
| - 40 C | |
| + 85 C | |
| 178 megaciclos | |
| 10 ns | |
| Tipo de la memoria: | De destello |
| Número de puertas: | 3200 |
| Número de bloques del arsenal de lógica - laboratorios: | 8 |
| Corriente de la fuente de funcionamiento: | 45 mA |
Descripción
El XC95144XL es un 3.3V CPLD apuntado para los usos de alto rendimiento, de baja tensión en comunicaciones marginales y los sistemas de cálculo. Se comprende de ocho bloques de la función 54V18, proveyendo de 3.200 puertas usables retrasos de propagación de 5 ns. Véase el cuadro 2 para la descripción.
Valoración del poder
La disipación de poder en CPLDs puede variar substancialmente dependiendo de la frecuencia del sistema, del uso del diseño y del cargamento de la salida. Para ayudar a reducir la disipación de poder, cada uno macrocell en un dispositivo de XC9500XL se puede configurar para el modo de baja potencia (del modo de alto rendimiento del defecto). Además, los producto-términos y los macrocells inusitados son desactivados automáticamente por el software para conservar más lejos poder. Para una estimación general de ICC, la ecuación siguiente puede ser utilizada: ICC (mA) = MCHS (0.175*PTHS + 0,345) + MCLP (0.052*PTLP + 0,272) + 0,04 * MCTOG (MCHS +MCLP) * f dónde: MCHS = # macrocells en la configuración de alta velocidad PTHS = número medio de términos de alta velocidad del producto por macrocell MCLP = # macrocells en la configuración de la energía baja PTLP = número medio de términos del producto de la energía baja por macrocell f = frecuencia de reloj máxima MCTOG = media % de balanceos que conectan por el reloj (el ~12%)
Características
• 5 retrasos de la lógica del perno-a-perno del ns
• Frecuencia del sistema hasta 178 megaciclos
• 144 macrocells con 3.200 puertas usables
• Disponible en los pequeños paquetes de la huella - 100 perno TQFP (81 pernos de la entrada-salida del usuario)
- 144-pin TQFP (117 pernos de la entrada-salida del usuario)
- 144-CSP (117 pernos de la entrada-salida del usuario)
- disponible Pb-libre para todos los paquetes
• Optimizado para los sistemas de alto rendimiento 3.3V
- Operación de la energía baja
- los pernos tolerantes de la entrada-salida 5V aceptan las señales 5V, 3.3V, y 2.5V
- capacidad de la salida 3.3V o 2.5V
- Tecnología rápida avanzada del tamaño de característica de 0,35 micrones Cmos FLASH™
• Características de sistema avanzadas
- En-sistema programable
- Perno-fijación y routability superiores con la matriz de interruptor rápida de CONNECT™ II - 54 bloques anchos adicionales de la función de entrada - hasta 90 producto-términos por macrocell con la asignación individual del producto-término
- Inversión del reloj local con tres relojes globales y de un producto-término
- La salida individual permite por el perno de la salida con la inversión local
- Histéresis entrada en todas las entradas del perno del usuario y de la límite-exploración
- conjunto de circuitos en todas las entradas del perno del usuario - límite completo del Autobús-control del estándar 1149,1 de IEEE
- exploración (JTAG)
• Programación concurrente rápida
• Control de tarifa de ciénaga en salidas individuales
• Rasgos de seguridad aumentados de los datos
• Calidad y confiabilidad excelentes - resistencia exceder 10.000 programas/borrado completa un ciclo - retención de 20 datos del año - protección del ESD que excede 2,000V
• Pin-compatible con el dispositivo de 5V-core XC95144 en 100 el paquete del perno TQFP
Guía comercial
| Shiping | Período de entrega | Para las piezas en existencia, las órdenes se estiman para enviar
hacia fuera en 3 días. Una vez que está enviado, estimado plazo de
expedición depende del abajo portadores que usted
eligió: |
| Tarifas de envío | Después de confirmar la orden, evaluaremos el coste de envío de acuerdo con el peso de las mercancías | |
| Opciones de envío | Proporcionamos a DHL, Fedex, el ccsme, SF expreso, y registrado Envío internacional del correo aéreo. | |
| Seguimiento del envío | Le notificaremos por el correo electrónico con número de seguimiento una vez que se envía la orden. | |
Vuelta garantía | Vuelta | Las devoluciones se aceptan normalmente cuando están terminadas dentro de 30 días a partir de la fecha del envío. Las piezas deben ser inusitadas y adentro empaquetado original. El cliente tiene que tomar la carga para envío. |
| Garantía | Todas las compras de Retechip vienen con un día 30 de devolución la política de devoluciones, esta garantía no se aplicará a ningún artículo de dónde los defectos han sido causados por la asamblea incorrecta del cliente, fracaso del cliente para seguir las instrucciones, producto operación de la modificación, negligente o incorrecta | |
| El ordenar | Pago | T/T, Paypal, tarjeta de crédito incluye la visa, amo, americano Expreso. |
Arsenal de puerta programable del campo XC7A35T-2FGG484I
Chip CI del microprocesador XC95144XL-10TQG100I 3.3V 144 Macrocells Cpld de Xilinx Fpga
Carro de la investigación
0