Add to Cart
Arsenal de puerta programable del campo de EP4CGX15BF14I7N Cyclone® IV GX (FPGA) IC 72 552960 14400 169-LBGA
Ficha técnica: EP4CGX15BF14I7N
Categoría | FPGAs (arsenal de puerta programable del campo) |
Mfr | Intel |
Serie | Ciclón IV GX |
Paquete | Bandeja |
Situación del producto | Activo |
Digi-Key programable | No verificado |
Número de laboratorios/CLBs | 900 |
Número de elementos de lógica/de células | 14400 |
RAM Bits total | 552960 |
Número de entrada-salida | 72 |
Voltaje - fuente | 1.16V ~ 1.24V |
Montaje del tipo | Soporte superficial |
Temperatura de funcionamiento | -40°C ~°C 100 (TJ) |
Paquete/caso | 169-LBGA |
Paquete del dispositivo del proveedor | 169-FBGA (14x14) |
Número bajo del producto | EP4CGX15 |
Información preliminar
Basan a la familia programable del arsenal de puerta del campo de CycloneTM en un 1.5-V, los 0.13-µm, proceso de SRAM del cobre de la todo-capa, con densidades hasta 20.060 elementos de lógica (LEs) y hasta 288 Kbits de RAM. Con las características como los lazos sincronizados en fase (PLLs) para que la sincronización y un interfaz doble dedicado de la tarifa de datos (RDA) resuelvan RDA SDRAM y requisitos de memoria rápidos de RAM del ciclo (FCRAM), los dispositivos del ciclón son una solución rentable para los usos de la dato-trayectoria. Los dispositivos del ciclón apoyan diversos estándares de la entrada-salida, incluyendo LVDS a las tarifas de datos hasta 311 megabits por el segundo (Mbps) y 66-MHz, la interconexión componente periférica de 32 bits (PCI), para interconectar con y los dispositivos favorables de ASSP y de ASIC. Altera también ofrece los nuevos dispositivos baratos de la configuración serial para configurar los dispositivos del ciclón.
Características
■2.910 a 20.060 LEs, ven el cuadro 1
■Hasta 294.912 pedazos de RAM (36.864 bytes)
■Apoya la configuración a través del dispositivo barato de la configuración serial
■Ayuda para los estándares de la entrada-salida LVTTL, LVCMOS, SSTL-2, y SSTL-3
■Ayuda para 66-MHz, estándar de 32 bits del PCI
■(311 Mbps) ayuda de poca velocidad de la entrada-salida de LVDS
■Hasta dos PLLs por el dispositivo proporcionar la multiplicación del reloj y defasador
■Hasta ocho líneas globales del reloj con seis recursos del reloj disponibles por fila del bloque del arsenal de lógica (LABORATORIO)
■Ayuda para la memoria externa, incluyendo RDA SDRAM (133 megaciclos), FCRAM, y la sola tarifa de datos (SDR) SDRAM
■Ayuda para los corazones múltiples de la propiedad intelectual (IP), incluyendo las funciones de Altera MegaCore y los megafunctions del programa de socios de Altera Megafunctions (AMPPSM)
Imagen de los datos: