Configuración flexible programada 1.05V de FPGAs del chip CI de XC5VLX30-1FFG676I

Rebanadas avanzadas de DSP48E

− 25 x 18, el complemento de los two, multiplicación
Serpiente, restador, y acumulador opcionales del −
Cañería opcional del −
Función lógica opcional del − bitwise
Conexiones de cascada dedicadas del −

• Opciones de configuración flexible
− SPI e interfaz DE DESTELLO paralelo
ayuda del Multi-bitstream del − con lógica dedicada del fallbackreconfiguration
Capacidad auto de la detección de la anchura del autobús del −
• Capacidad de la supervisión de sistema en todos los dispositivos
En-microprocesador del −/supervisión termal fuera de chip
En-microprocesador del −/supervisión fuera de chip de la fuente de alimentación
Acceso del − JTAG a todas las cantidades supervisadas
• Bloques integrados de la punto final para los diseños de PCI Express
Plataformas del − LXT, de SXT, de TXT, y de FXT

− obediente con la especificación baja 1,1 de PCI Express
ayuda del carril x1, x4, o x8 del − por bloque
Trabajos del − conjuntamente con los transmisores-receptores de RocketIO™
• Ethernet MAC del Tri modo 10/100/1000 Mb/s
Plataformas del − LXT, de SXT, de TXT, y de FXT
Los transmisores-receptores de RocketIO del − se pueden utilizar como PHY o conectan con PHY externo usando muchas opciones suaves MII (del medios interfaz independiente)
• Transmisores-receptores de RocketIO GTP 100 Mb/s a 3,75 Gb/s
− LXT y plataformas de SXT
• Transmisores-receptores de RocketIO GTX 150 Mb/s a 6,5 Gb/s
− TXT y plataformas de FXT
• PowerPC 440 microprocesadores
Plataforma del − FXT solamente
Arquitectura del RISC del −
tubería de la etapa del − 7

los escondrijos de la instrucción y de los datos del − 32-Kbyte incluyeron
Estructura optimizada − del interfaz del procesador (barra transversal)
• tecnología de proceso del cobre Cmos de 65 nanómetro
• voltaje de la base 1.0V
• Alto empaquetado del tirón-microprocesador de la señal-integridad disponible en opciones estándar o Pb-libres del paquete