MT48LC2M32B2P-6:G TR IC DRAM 64MBIT PAR 86TSOP II Tecnología de micrófono Inc.

Descripción general

La SDRAM de 64 Mb es una memoria CMOS de alta velocidad de acceso aleatorio dinámico que contiene 67,108Está configurado internamente como una DRAM de cuatro bancos con una interfaz síncrona (todas las señales se registran en el borde positivo de la señal del reloj, CLK).777Los bancos de 216 bits están organizados en 2.048 filas por 256 columnas por 32 bits.
Los accesos de lectura y escritura a la SDRAM están orientados a la explosión; los accesos comienzan en un lugar seleccionado y continúan por un número programado de ubicaciones en una secuencia programada.Los accesos comienzan con el registro de un comando ACTIVELos bits de dirección registrados coincidiendo con el comando ACTIVE se utilizan para seleccionar el banco y la fila a los que se accede (BA0, BA1,A0-A10 seleccionar la fila)Los bits de dirección registrados coincidentes con el comando READ o WRITE se utilizan para seleccionar la ubicación de la columna de inicio para el acceso rápido.

Características

• Funcionalidad PC100
• Completamente sincronizado; todas las señales registradas en el borde positivo del reloj del sistema
• Función de tubería interna; la dirección de la columna se puede cambiar cada ciclo de reloj
• Bancos internos para el acceso/precarga de filas ocultas
• Longitudes programables: 1, 2, 4, 8 o página completa
• Precarga automática, incluye CONCURRENT AUTO PRECHARGE y modos de actualización automática
• Modo de actualización automática
• 64 ms, 4.096 ciclos de actualización (15,6 μs/fila)
• Entradas y salidas compatibles con LVTTL
• Fuente de alimentación única +3,3V ±0,3V
• Soporta latencia CAS de 1, 2 y 3