Descripción funcional
El CY7C1350G es una SRAM de ráfaga de 3,3 V, 128 K × 36
sincronizada con tuberías diseñada específicamente para admitir
operaciones de lectura / escritura reales ilimitadas sin la
inserción de estados de espera.El CY7C1350G está equipado con la
lógica avanzada No Bus LatencyTM (NoBLTM) necesaria para permitir
operaciones de lectura/escritura consecutivas con datos
transferidos en cada ciclo de relojEsta característica mejora
drásticamente el rendimiento de la SRAM, especialmente en sistemas
que requieren frecuentes transiciones de escritura / lectura.
Características
■ compatibles con pines y funcionalmente equivalentes a los
dispositivos ZBTTM
■ Control del búfer de salida automático de tiempo interno para
eliminar la necesidad de utilizar OE
■ Capacidad de escritura de bytes
■ 128 K × 36 arquitectura de E/S común
■ 3,3 V de alimentación (VDD)
■ Fuente de alimentación de entrada y salida de 2,5 V / 3,3 V
(VDDQ)
■ Tiempos rápidos de horario a salida
¢ 2,8 ns (para el dispositivo de 200 MHz)
■ Clock enable (CEN) pin para suspender el funcionamiento
■ Escrituras sincronizadas con tiempo automático
■ Activación de la salida asíncrona (OE)
■ Disponible en el paquete TQFP de 100 pines sin Pb, en el paquete
BGA de 119 bolas sin Pb y sin Pb
■ Capacidad de estallido: orden de estallido lineal
■ Opción de modo de reposo