

Add to Cart
Familia de dispositivos lógicos programables MAX 3000A
Características
■ Dispositivos lógicos programables (PLD) basados en EEPROM CMOS
de alto rendimiento y bajo costo creados en una arquitectura MAX®
■ Programabilidad en el sistema (ISP) de 3,3 V a través de la norma
IEEE Std.1149.1 Interfaz de grupo de acción de prueba conjunta
(JTAG) con capacidad avanzada de bloqueo de pines: circuitos ISP
que cumplen con IEEE Std.1532
■ Circuito de prueba de exploración de límites (BST) incorporado
que cumple con IEEE Std.1149.1-1990
■ Funciones ISP mejoradas: – Algoritmo ISP mejorado para una
programación más rápida – Bit ISP_Done para garantizar una
programación completa – Resistencia pull-up en pines de E/S durante
la programación en el sistema
■ PLD de alta densidad que van de 600 a 10 000 puertas utilizables
■ Retardos lógicos pin a pin de 4,5 ns con contrafrecuencias de
hasta 227,3 MHz
■ Interfaz de E/S MultiVoltTM que permite que el núcleo del
dispositivo funcione a 3,3 V, mientras que los pines de E/S son
compatibles con niveles lógicos de 5,0 V, 3,3 V y 2,5 V
■ Recuentos de pines que van de 44 a 256 en una variedad de
paquetes planos cuádruples delgados (TQFP), paquetes planos
cuádruples de plástico (PQFP), portachips de conductores en J de
plástico (PLCC) y paquetes FineLine BGATM
■ Soporte de conexión en caliente
■ Estructura de enrutamiento continuo de matriz de interconexión
programable (PIA) para un rendimiento rápido y predecible
■ Rango de temperatura industrial
■ Compatible con PCI
■ Arquitectura amigable con el bus que incluye control programable
de velocidad de giro
■ Opción de salida de drenaje abierto
■ Flip-flops de macrocélula programables con controles individuales
de borrado, preajuste, reloj y habilitación de reloj
■ Modo de ahorro de energía programable para una reducción de
energía de más del 50% en cada macrocelda
■ Distribución configurable de término-producto de expansión, que
permite hasta 32 términos de producto por macrocelda
■ Bit de seguridad programable para protección de diseños
patentados
■ Características arquitectónicas mejoradas, que incluyen: –
Señales de habilitación de salida impulsadas por lógica o de 6 o 10
pines – Dos señales de reloj global con inversión opcional –
Recursos de interconexión mejorados para mejorar la capacidad de
enrutamiento – Control de velocidad de respuesta de salida
programable
■ Soporte de diseño de software y colocación y enrutamiento
automático proporcionado por los sistemas de desarrollo de Altera
para PC basadas en Windows y estaciones Sun SPARC, y estaciones de
trabajo HP 9000 Series 700/800
■ Entrada de diseño adicional y soporte de simulación proporcionado
por archivos netlist EDIF 2 0 0 y 3 0 0, biblioteca de módulos
parametrizados (LPM), Verilog HDL, VHDL y otras interfaces para
herramientas EDA populares de otros fabricantes como Cadence,
Exemplar Logic, Mentor Graphics, OrCAD, Synopsys, Synplicity y
VeriBest
■ Compatibilidad con la programación con la unidad de programación
maestra (MPU) de Altera, el cable de comunicaciones
MasterBlasterTM, el cable de descarga de puerto paralelo
ByteBlasterMVTM, el cable de descarga serial BitBlasterTM, así como
hardware de programación de otros fabricantes y cualquier probador
en circuito que admita pruebas y programación estándar de JamTM
Archivos de idioma (STAPL) (.jam), archivos de código de bytes
STAPL Jam (.jbc) o archivos de formato de vector serie (.svf)
descripcion funcional
La arquitectura MAX 3000A incluye los siguientes elementos:
■ Bloques de matrices lógicas (LAB)
■ Macroceldas
■ Términos de productos de expansión (compartibles y paralelos)
■ Conjunto de interconexión programable (PIA)
■ Bloques de control de E/S
La arquitectura del MAX 3000A incluye cuatro entradas dedicadas que
se pueden usar como entradas de propósito general o como señales de
control global de alta velocidad (reloj, borrado y dos señales de
habilitación de salida) para cada macrocelda y pin de E/S.La Figura
1 muestra la arquitectura de los dispositivos MAX 3000A.
Figura 1. Diagrama de bloques del dispositivo MAX 3000A
Nota: (1) Los dispositivos EPM3032A, EPM3064A, EPM3128A y EPM3256A
tienen seis habilitaciones de salida.Los dispositivos EPM3512A
tienen 10 habilitaciones de salida.
Clasificación máxima absoluta del dispositivo MAX 3000A
Símbolo | Parámetro | Condiciones | mínimo | máx. | Unidad |
VCC | Tensión de alimentación | Con respecto al suelo(1) | –0.5 | 4.6 | V |
VI | Voltaje de entrada de CC | -2.0 | 5.75 | V | |
IAFUERA | Corriente de salida de CC, por pin | –25 | 25 | mamá | |
TSTG | Temperatura de almacenamiento | sin prejuicios | -sesenta y cinco | 150 | °C |
TA | Temperatura ambiente | bajo sesgo | -sesenta y cinco | 135 | °C |
Tj | Temperatura de la Unión | Paquetes PQFP y TQFP, bajo sesgo | 135 | °C |
Nota:
(1) El voltaje de entrada de CC mínimo es –0,5 V. Durante las
transiciones, las entradas pueden llegar a –2,0 V o sobrepasar los
5,75 V para corrientes de entrada inferiores a 100 mA y períodos
inferiores a 20 ns.
Oferta de acciones (venta caliente)
N.º de pieza | cantidad | MFG | CORRIENTE CONTINUA | Paquete |
MBC13900NT1 | 13775 | FREESCAL | 16+ | BORRACHÍN |
ATTINY13A-PU | 3300 | ATMEL | 14+ | DIP-8 |
LM317AEMP | 10000 | NSC | 14+ | SOT-223 |
MC9S08SH4CTG | 4690 | ESCALA LIBRE | 10+ | TSSOP |
MC9S08GT8AMFBE | 4588 | ESCALA LIBRE | 15+ | QFP |
LM2595S-3.3 | 6580 | NSC | 14+ | TO-263 |
MMBTA06LT1G | 20000 | EN | 16+ | SOT-23 |
PALCE16V8H-15JC/4 | 10740 | AMD | 14+ | PLCC |
LP621024DM-70LLF | 1362 | AMIC | 15+ | SOP-32 |
MAX1232CSA | 10000 | MÁXIMA | 16+ | COMPENSACIÓN |
CY62148ELL-45ZSXI | 2212 | CIPRÉS | 11+ | TSOP32 |
PL2303RA | 1000 | PROLÍFICO | 15+ | SSOP-28 |
PXAG49KBBD | 2000 | FI | 04+ | QFP-44 |
MC9S08QD2CSC | 4636 | ESCALA LIBRE | 13+ | SOIC |
XC95144XL-10TQG100C | 119 | XILINX | 15+ | TQFP100 |
PIC18F1220-I/SO | 4688 | PASTILLA | 10+ | COMPENSACIÓN |
NZL6V8AXV3T1G | 40000 | EN | 16+ | SOT-523 |
NC7SZ38P5X | 40000 | FAIRCHILD | 16+ | SOT-353 |
MMBT6427LT1G | 20000 | EN | 16+ | SOT-23 |
LNK626DG | 4878 | FUERZA | 13+ | SOP-7 |
NCP1402SN50T1G | 11200 | EN | 11+ | SOT23-5 |