16 canal 1 MSPS 12-Bit ADC con el secuenciador en 28-Lead TSSOP AD7490BRUZ
Number modelo:AD7490BRUZ
Lugar del origen:Fábrica original
Cantidad de orden mínima:10pcs
Condiciones de pago:T/T, Western Union, Paypal
Capacidad de la fuente:3500PCS
Plazo de expedición:1 día
Contacta
Add to Cart
Miembro activo
Shenzhen China
Dirección:
Sitio 1204, edificio internacional de Dingcheng, ZhenHua Road, distrito de Futian, Shenzhen, China.
Proveedor Último login veces:
Dentro de 48 Horas
Detalles del producto
Perfil de la compañía
Detalles del producto
16-Channel, 1 MSPS, 12-Bit ADC con el secuenciador en 28-Lead TSSOP
CARACTERÍSTICAS
Tarifa rápida de la producción: 1 MSPS
Especificado para VDD de 2,7 V a 5,25 V
Energía baja a las tarifas de la producción del máximo
máximo de 5,4 mW en el kSPS 870 con 3 fuentes de V
máximo de 12,5 mW en 1 MSPS con 5 fuentes de V
16 entradas (de terminación única) con el secuenciador
Ancho de banda amplio de la entrada
69,5 DB SNR en 50 kilociclos de frecuencia de la entrada
Poder flexible/gestión serial de la frecuencia de reloj
Ningunos retrasos de la tubería
Interfaz en serie de alta velocidad, SPI/QSPI™/MICROWIRE™/DSP compatible
Modo completo del cierre: 0,5 máximos del µA
28-lead TSSOP y 32 paquetes de la ventaja LFCSP
BLOQUE DIAGRAMA FUNCIONAL
DESCRIPCIÓN GENERAL
El AD7490 es 12 velocidades mordidas, energía baja, 16 canal, aproximación sucesiva ADC. La pieza actúa desde fuente solo 2,7 de un alimentación de V a de 5,25 V y las tarifas de la producción de las características hasta 1 MSPS. La pieza contiene un amplificador de poco ruido, ancho del pista-y-control del ancho de banda que pueda manejar frecuencias de la entrada superior a 1 megaciclo.
El proceso de conversión y el de adquisición de datos se controlan usando el CS y la señal de reloj serial, permitiendo que el dispositivo interconecte fácilmente con los microprocesadores o DSPs. La señal de entrada se muestrea en el borde que cae del CS, y la conversión también se inicia a este punto. No hay retrasos de la tubería asociados a la partición.
El AD7490 utiliza técnicas de diseño avanzadas para alcanzar mismo la disipación de energía baja a las altas tarifas de la producción. Para las tarifas de la producción del máximo, el AD7490 consume apenas 1,8 mA con 3 fuentes de V, y 2,5 mA con 5 fuentes de V.
Fijando los pedazos relevantes en el registro de control, la gama de la entrada análoga para la pieza se puede seleccionar para ser 0 V a entrada de REFIN o 0 V a 2 entrada del × REFIN, con cualquier codificación de la salida del binario recto o de dos complementos. El AD7490 ofrece 16 entradas análogas de terminación única con un secuenciador del canal para permitir que una selección preprogramada de canales sea convertida secuencialmente. El tiempo de la conversión es determinado por la frecuencia de SCLK porque éste también se utiliza como el reloj principal para controlar la conversión.
El AD7490 está disponible en 32 un avance LFCSP y 28 un paquete de la ventaja TSSOP.
PUNTOS CULMINANTES DEL PRODUCTO
1. El AD7490 ofrece tarifas de hasta 1 producción de MSPS. En la producción máxima con 3 fuentes de V, el AD7490
disipa apenas 5,4 mW de poder.
2. Una secuencia de canales puede ser seleccionada, a través de los cuales los ciclos AD7490 y los convertidos.
3. El AD7490 actúa desde solo 2,7 una fuente de V a de 5,25 V. La función de VDRIVE permite la interfaz en serie
para conectar directamente con la independiente de tampoco 3 V o de 5 sistemas de procesador de V de VDD.
4. El índice de conversión es determinado por el reloj serial, permitiendo que el tiempo de la conversión sea reducido a través
el aumento serial de la frecuencia de reloj. La pieza también ofrece diversos modos del cierre para maximizar eficacia de poder
a tarifas más bajas de la producción. El consumo de energía es 0,5 µA, máximo, cuando en cierre completo.
5. La pieza ofrece una aproximación sucesiva estándar ADC con el control exacto del instante de muestreo vía
una entrada del CS y una vez del control de la conversión.
GRADOS MÁXIMOS ABSOLUTOS TA = 25°C, a menos que se indicare en forma diferente.
| Parámetro Grado |
VDD a la tierra V de −0.3 V a +7 VDRIVE a la tierra −0.3 V a VDD + 0,3 V Voltaje entrado análogo a la tierra −0.3 V a VDD + 0,3 V Voltaje entrado de Digitaces a la tierra V de −0.3 V a +7 Voltaje de salida de Digitaces a la tierra −0.3 V a VDD + 0,3 V REFIN a la tierra −0.3 V a VDD + 0,3 V Corriente entrada a cualquier Pin Except Supplies 1 ±10 mA Gamas de temperaturas de funcionamiento Comercial (versión de B) −40°C a +85°C Gama de temperaturas de almacenamiento −65°C a +150°C Temperatura de empalme 150°C LFCSP, paquete de TSSOP, disipación de poder 450 mW impedancia termal del θJA 108.2°C/W (LFCSP) 97.9°C/W (TSSOP) impedancia termal del θJC 32.71°C/W (LFCSP) 14°C/W (TSSOP) Temperatura de la ventaja, soldando Fase de vapor (sec 60) 215°C Infrarrojo (sec 15) 220°C ESD 1 kilovoltio |
Las corrientes transitorias 1 de hasta 100 mA no causan el cierre-para arriba del SCR.
Las tensiones sobre ésas enumeradas bajo grados máximos absolutos pueden causar daño permanente al dispositivo. Esto es una tensión que valora solamente; la operación funcional del dispositivo en éstos o de ninguna otra condiciones sobre ésos indicados en la sección operativa de esta especificación no se implica. La exposición a las condiciones del clasificación de máximo absoluto por períodos extendidos puede afectar a confiabilidad del dispositivo.
TIPOS DE CONEXIÓN Y DESCRIPCIONES DE LA FUNCIÓN
Pin Function Descriptions
Pin No. TSSOP LFCSP Mnemónica Descripción |
20 18 CS Chip Select. Entrada baja activa de la lógica. Esta entrada proporciona el dual función de iniciar conversiones en el AD7490 y también enmarca la transferencia de datos seriales. 23 21 REFIN Referencia entrada para el AD7490. Una referencia externa debe apliqúese a esta entrada. La gama del voltaje para el externo la referencia es el ± el 1% de 2,5 V para el funcionamiento especificado. 22 20 VDD La fuente de alimentación entró. La gama de VDD para el AD7490 es de 2,7 V a 5,25 V. Para los 0 V a 2 la gama del × REFIN, VDD debe sea a partir de 4,75 V a 5,25 V. 14, 21, 24 12, 19, 22 AGND Tierra análoga. Punto de referencia de tierra para todo el conjunto de circuitos en AD7490. Todas las señales de entrada análoga/digital y cualquier externo la señal de referencia se debe referir este voltaje de AGND. Todos los pernos de AGND se deben conectar juntos. 13 a 5, 11 a 9, VIN 0 a VIN 15 El análogo entró 0 a través de la entrada análoga 15. Dieciséis de terminación única 3 a 1, 7 a 2, canales de entrada análoga que se multiplexan en microprocesador 28 a 25 31 a 26, pista-y-control. El canal de entrada análoga que se convertirá es 24 seleccionado usando los pedazos ADD3 de la dirección con ADD0 de el registro de control. Los pedazos de la dirección, conjuntamente con Los pedazos SEQ y de la SOMBRA, permiten que el registro de la secuencia sea programado. La gama de la entrada para todos los canales de entrada puede extienda a partir de 0 V a de REFIN o de 0 V 2 al × REFIN como seleccionado vía el pedazo de la GAMA en el registro de control. Cualquier entrada inusitada los canales se deben conectar con AGND para evitar ruido recogida. 19 17 Estruendo Datos adentro. Entrada de la lógica. Datos que se escribirán al registro de control del AD7490 se proporciona en esta entrada y se registra en el registro en el borde que cae de SCLK (véase el control Sección del registro). 15 13 DOUT Datos hacia fuera. Salida de la lógica. El resultado de la conversión del AD7490 se proporciona en esta salida como secuencia de datos serial. Los pedazos se registran hacia fuera en el borde que cae del SCLK entrada. La secuencia de datos consiste en cuatro pedazos de la dirección indicando qué canal corresponde el resultado de la conversión a, seguido por los 12 pedazos de los datos de la conversión, que es proporcionado por MSB primero. La codificación de la salida se puede seleccionar como binario recto o complemento dos vía el pedazo de CODIFICACIÓN adentro el registro de control. 16 14 SCLK Reloj serial. Entrada de la lógica. SCLK proporciona el reloj serial para datos de acceso de la partición. Esta entrada de reloj también se utiliza como la fuente del reloj para el proceso de conversión del AD7490. 17 15 VDRIVE La fuente de alimentación de la lógica entró. El voltaje suministrado en este perno determina en qué voltaje la interfaz en serie del AD7490 actúa. N/A EP EPAD Cojín expuesto. Connect expuso el cojín a la tierra. |
16 canal 1 MSPS 12-Bit ADC con el secuenciador en 28-Lead TSSOP AD7490BRUZ
Carro de la investigación
0