Gestión IC PMIC DDR-I de la trayectoria del poder de LP2998MRX/NOPB y registro de la terminación de DDR-II

Number modelo:LP2998MRX/NOPB
Cantidad de orden mínima:Éntrenos en contacto con
Condiciones de pago:Paypal, Western Union, TT
Capacidad de la fuente:50000 pedazos por día
Plazo de expedición:Las mercancías serán enviadas en el plazo de 3 días recibieron una vez el fondo
Detalles de empaquetado:COMPENSACIÓN
Contacta

Add to Cart

Miembro activo
Shenzhen China
Dirección: Sitio 1204, edificio internacional de Dingcheng, ZhenHua Road, distrito de Futian, Shenzhen, China.
Proveedor Último login veces: Dentro de 48 Horas
Detalles del producto Perfil de la compañía
Detalles del producto

Gestión IC PMIC DDR-I de la trayectoria del poder de LP2998MRX/NOPB y registro de la terminación de DDR-II


Características 1

  • Dirección de la prueba AEC-Q100 con los resultados siguientes (TAN PowerPAD-8):
  • – Nivel H1C de la clasificación de HBM ESD del dispositivo

  • – Gama de temperaturas de empalme – 40°C a 125°C

  • 1,35 V VDDQ mínimo

  • Fuente y corriente del fregadero

  • Compensación baja del voltaje de salida

  • Ningunos resistores externos requirieron

  • Topología linear

  • Suspenda a la función del Ram (STR)

  • Cuenta componente externa baja

  • Cierre termal


2 usos

  • Voltaje de la terminación de DDR1, de DDR2, de DDR3, y de DDR3L

  • Infotainment automotriz

  • FPGA

  • PC industrial/médica

  • Terminación SSTL-18, SSTL-2, y SSTL-3

  • Terminación de HSTL


Descripción 3

El regulador linear LP2998 se diseña para resolver las especificaciones de JEDEC SSTL-2 y de JEDEC SSTL-18 para la terminación de la memoria DDR-SDRAM y DDR2. El dispositivo también apoya terminación del autobús de DDR3 y de DDR3L VTT con el minuto de VDDQ de V. 1,35. El dispositivo contiene un amplificador operativo de alta velocidad para proporcionar respuesta excelente para cargar transeúntes. La etapa de la salida previene el lanzamiento con el rato que entrega 1,5 los picos actuales y transitorios continuos hasta 3 A en el uso como sea necesario para la terminación de DDR-SDRAM. El LP2998 también incorpora un perno de VSENSE para proporcionar la regulación superior de la carga y una salida de VREF como referencia para el chipset y el DIMMs.

Una característica adicional encontrada en el LP2998 es un perno bajo activo del cierre (SD) que proporciona suspende PARA PEGAR función (del STR). Cuando el SD es bajo tirado la salida de VTT de triple estado proporcionando una alta salida de la impedancia, pero, VREF seguirá siendo activo. Una ventaja de los ahorros del poder se puede obtener en este modo a través de una corriente quieta más baja.

Información del dispositivo

NÚMERO DE PARTE

PAQUETE

TAMAÑO DE CUERPO (NOM)

LP2998

TAN PowerPADTM (8)

4,89 milímetros x 3,90 milímetros

LP2998

SOIC (8)

4,90 milímetros x 3,91 milímetros

LP2998-Q1

TAN PowerPADTM (8)

4,89 milímetros x 3,90 milímetros

China Gestión IC PMIC DDR-I de la trayectoria del poder de LP2998MRX/NOPB y registro de la terminación de DDR-II supplier

Gestión IC PMIC DDR-I de la trayectoria del poder de LP2998MRX/NOPB y registro de la terminación de DDR-II

Carro de la investigación 0