PWB programable del circuito integrado de los órdenes de puerta del campo de Virtex FPGA 2.5v

Detalle rápido:

Virtex™ 2,5 órdenes de puerta programables del campo de V

Descripción:

La familia de Virtex FPGA entrega soluciones programables de alto rendimiento, de gran capacidad de la lógica. Aumentos espectaculares en resultado de la eficacia del silicio de optimizar la nueva arquitectura para la eficacia de la lugar-y-ruta y de explotar 5 un proceso agresivo del µm Cmos del capa-metal 0,22. Estos avances hacen Virtex FPGAs las alternativas potentes y flexibles a los órdenes de puerta máscara-programados. La familia de Virtex comprende a los nueve miembros mostrados en el cuadro 1.

El edificio en la experiencia ganada de las generaciones anteriores de FPGAs, la familia de Virtex representa un paso revolucionario adelante en diseño programable de la lógica. Combinando una amplia variedad de características de sistema programables, una jerarquía rica de rápido, recursos flexibles de la interconexión, y de la tecnología de proceso avanzada, la familia de Virtex entrega una solución programable de alta velocidad y de gran capacidad de la lógica que aumente flexibilidad del diseño mientras que reduce el tiempo-a-mercado.

Usos:

• Rápidamente, órdenes de puerta Campo-programables de alta densidad

- Densidades de 50k hasta las puertas del sistema del 1M

- Funcionamiento de sistema hasta 200 megaciclos

- PCI 66-MHz obediente

- Caliente-intercambiable para el PCI compacto

• interfaces Multi-estándar de SelectIO™

- 16 estándares de interfaz de alto rendimiento

- Conecta directamente con los dispositivos de ZBTRAM

• Conjunto de circuitos incorporado de la reloj-gestión

- Cuatro dedicaron los lazos retraso-bloqueados (DLL) para el control avanzado del reloj

- Cuatro redes globales de la distribución de reloj de la bajo-posición oblicua primaria, más 24 redes secundarias del reloj local

• Sistema de memoria jerárquico

- LUTs configurable como RAM de 16 bits, RAM de 32 bits,

RAM de dos puertos de 16 bits, o registro de cambio de 16 bits

- Espolones de dos puertos síncronos configurables 4k-bit

- Interfaces rápidos a los espolones de alto rendimiento externos

• Arquitectura flexible que equilibra velocidad y densidad

- Dedicado lleve la lógica para la aritmética de alta velocidad

- Ayuda dedicada del multiplicador

- Cadena de la cascada para las funciones de la ancho-entrada

- Registros/cierres abundantes con el reloj permitir, y sistema dual y reset síncronos/asincrónicos

- El transportar interno de 3 estados

- Lógica de la límite-exploración de IEEE 1149,1

- diodo del sensor de la Dado-temperatura

• Apoyado por FPGA Foundation™ y los sistemas de desarrollo de Alliance

- Ayuda completa para las bibliotecas unificadas, las macros emparentado puestas, y el encargado del diseño

- Amplia selección de plataformas de la PC y del puesto de trabajo

• configuración SRAM-basada del en-sistema

- Re-programabilidad ilimitada

- Cuatro modos de programación

• 0,22 µm proceso del metal de 5 capas

• la fábrica 100% probó

Especificaciones: