Familia programable del chip CI XC3S1200E-5FGG320C Spartan-3E FPGA

Detalle rápido:
Familia de Spartan-3E FPGA
Descripción:
La familia de Spartan®-3E de órdenes de puerta Campo-programables (FPGAs) se diseña específicamente para cubrir las necesidades de los usos electrónicos del consumidor en grandes cantidades, coste-sensible. La familia del cinco-miembro ofrece las densidades que se extienden de 100.000 a 1,6 millones las puertas del sistema, tal y como se muestra en del cuadro 1.
La familia de Spartan-3E emplea el éxito de la familia anterior Spartan-3 aumentando la cantidad de lógica por la entrada-salida, reduciendo perceptiblemente el coste por la célula de la lógica. Las nuevas características mejoran funcionamiento de sistema y reducen el coste de la configuración. Estos aumentos de Spartan-3E FPGA, combinados con tecnología de proceso avanzada de 90 nanómetro, entregan más función y ancho de banda por dólar que previamente posible, fijando nuevos estándares en la industria programable de la lógica.
Debido a su costo excepcionalmente bajo, Spartan-3E FPGAs se adaptan idealmente a una amplia gama de usos de los productos electrónicos de consumo, incluyendo el acceso de banda ancha, el establecimiento de una red casero, la exhibición/la proyección, y el equipo de televisión digital.
La familia de Spartan-3E es una alternativa superior a enmascarar programado. FPGAs evita el alto coste inicial, los ciclos de desarrollo muy largos, y la inflexibilidad inherente de convencional. También, la programabilidad de FPGA permite mejoras del diseño en el campo sin el reemplazo del hardware necesario, una imposibilidad con.
Usos:
• Costo muy bajo, solución de alto rendimiento de la lógica para los usos en grandes cantidades, orientados para el consumidor
• Probado avanzó tecnología de proceso de 90 nanómetros
• Multi-voltaje, pernos multi-estándar del interfaz de SelectIO™
• Hasta 376 pernos de la entrada-salida o 156 pares de la señal diferenciada
• Estándares de terminación única de la señal de LVCMOS, de LVTTL, de HSTL, y de SSTL
• señalización 3.3V, 2.5V, 1.8V, 1.5V, y 1.2V
• Tasa de transferencia de los datos de 622+ Mb/s por la entrada-salida
• LVDS verdadero, RSDS, entrada-salida diferenciada mini-LVDS, diferenciada de HSTL/SSTL
• Ayuda doble aumentada de la tarifa de datos (RDA)
• Ayuda de RDA SDRAM hasta 333 Mb/s
• Recursos abundantes, flexibles de la lógica
• Las densidades hasta 33.192 células de la lógica, incluyendo el registro de cambio opcional o distribuyeron la ayuda de RAM
• Multiplexores anchos eficientes, lógica amplia
• Rápido anticipe llevan lógica
• 18 x 18 multiplicadores aumentados con la tubería opcional
• Programación/eliminar errores de IEEE 1149.1/1532 JTAG del puerto
• Arquitectura jerárquica de la memoria de SelectRAM™
• Hasta 648 Kbits del bloque rápido RAM
• Hasta 231 Kbits de RAM distribuido eficiente
• Hasta ocho encargados de reloj de Digitaces (DCMs)
• Eliminación oblicua del reloj (lazo bloqueado del retraso)
• Síntesis de la frecuencia, multiplicación, división
• Defasador de alta resolución
• Gama de frecuencia ancha (5 megaciclos a más de 300 megaciclos)
• Ocho relojes globales más ocho relojes adicionales por cada mitad del dispositivo, más la encaminamiento abundante de la bajo-posición oblicua
• Interfaz de la configuración a los bailes de fin de curso del estándar industrial
• Barato, BAILE DE FIN DE CURSO de destello serial de SPI del ahorro de espacio
• paralelo x8 o x8/x16 NI BAILE DE FIN DE CURSO de destello
• Flash barato de la plataforma de Xilinx® con JTAG
• Software completo de Xilinx ISE® y de WebPACK™
• Corazones integrados  del procesador de MicroBlaze™ y de PicoBlaze
• 32-/64-bit completamente obediente 33 megaciclos de ayuda del PCI (66 megaciclos en algunos dispositivos)
• Opciones de empaquetado baratas de QFP y de BGA
• Las huellas comunes apoyan la migración fácil de la densidad
• opciones de empaquetado Pb-libres
• Versión automotriz de la XA disponible
Especificaciones: