EPM240GT100 IC programable Chip MAX II CPLD
Number modelo:EPM240GT100
Cantidad de orden mínima:1pcs
Condiciones de pago:L/C, D/A, D/P, T/T, Western Union, MoneyGram
Capacidad de la fuente:1000PCS
Plazo de expedición:3-15days
Detalles de empaquetado:Tray/REEL
Contacta
Add to Cart
Miembro activo
Shenzhen China
Dirección:
Sitio 10b, 10ª planta, edificio electrónico de la tecnología, norte de Huaqiang, Shenzhen
Proveedor Último login veces:
Dentro de 34 Horas
Detalles del producto
Perfil de la compañía
Detalles del producto
El operador de la aeronave deberá tener en cuenta los requisitos de seguridad establecidos en el punto 6.2.
Encuentre información aquí en stock.xlsx
Introducción:
El EPM240GT100 es un dispositivo lógico programable complejo (CPLD) de la familia MAX II de CPLD fabricados por Intel (anteriormente Altera).Los CPLD son circuitos digitales programables utilizados para implementar funciones lógicas complejasLa familia MAX II es una familia de CPLD de baja potencia y alto rendimiento con una gama de densidades y características.El EPM240GT100 es un CPLD de 240 macrocélulas que ofrece lógica de alta velocidad y uso eficiente de la energía, por lo que es adecuado para una variedad de aplicaciones.
Aplicaciones:
Equipo médico, automóvil, control industrial
Atributos del producto:
| Marca del producto | Intel (anteriormente Altera) |
|---|---|
| Células lógicas | 240 |
| Pinos de entrada y salida | 92 |
| Máximo de funcionamiento | 3.3V |
| Válvula de tensión | |
| Tipo de paquete | TQFP de 100 pines |
| Frecuencia máxima | 261 MHz |
| JTAG | - ¿ Qué? |
Más productos:
- XC2S200-5FGG256C - Espartano-II FPGA
- Se trata de un sistema de control de velocidad basado en el sistema de control de velocidad.
- XC3S400-4FTG256C - Espartán-3 FPGA
- M1AFS8000-FGG484 - ProASIC3 FPGA, que incluye el sistema de control de velocidad y el sistema de control de velocidad.
- XC2VP30-5FF1152I - Virtex-II Pro FPGA, también conocido como FPGA
- EP4CE10F17C8N - Ciclón IV FPGA
- Se trata de un sistema de control de velocidad basado en el sistema de control de velocidad.
- Se trata de un sistema de control de velocidad basado en el sistema de control de velocidad.
- EP3C25F256C8N - Ciclón III FPGA
- Se trata de un sistema de control de velocidad que permite a los operadores de un sistema de control de velocidad de un sistema de control de velocidad de un sistema de control de velocidad de un sistema de control de velocidad.
Preguntas frecuentes:
P1: ¿Qué es una CPLD?
R: Un CPLD (Complex Programmable Logic Device) es un circuito digital programable que se utiliza para implementar funciones lógicas complejas.
P2: ¿Cuál es la familia de CPLD MAX II?
R: La familia de CPLD MAX II es una familia de CPLD de baja potencia y alto rendimiento fabricada por Intel (anteriormente Altera).
P3: ¿Cuál es la capacidad lógica del EPM240GT100?
R: El EPM240GT100 es un CPLD de 240 macrocélulas.
P4: ¿Cuántos pines de I/O tiene el EPM240GT100?
R: El EPM240GT100 tiene 92 pines de E/S programables.
P5: ¿Cuál es la tensión máxima de funcionamiento del EPM240GT100?
R: El EPM240GT100 funciona a una tensión máxima de 3.3V.
P6: ¿Cuál es el tipo de paquete del EPM240GT100?
R: El EPM240GT100 viene en un paquete TQFP de 100 pines.
P7: ¿Cuál es la frecuencia máxima del EPM240GT100?
R: El EPM240GT100 tiene una frecuencia máxima de 261MHz.
P8: ¿El EPM240GT100 es compatible con JTAG?
R: Sí, el EPM240GT100 admite JTAG (Grupo de Acción Conjunta de Pruebas) para la programación y las pruebas en el sistema.
EPM240GT100 IC programable Chip MAX II CPLD
Carro de la investigación
0