DESCRIPCIONES GENERALES
Memoria Flash serial de W25Q128FV (128M-bit) provee de una solución
del almacenamiento para los sistemas el espacio, los pernos y el
poder limitados. La serie 25Q ofrece flexibilidad y funcionamiento
bastante más allá de los dispositivos de destello
seriales ordinarios. Son ideales para el código que sombrea
PARA PEGAR, ejecutando código directamente de dual/del patio SPI
(XIP) y almacenando voz, el texto y datos. El dispositivo
actúa encendido un solo 2.7V a la fuente de alimentación 3.6V con
el consumo actual tan bajo como el active 4mA y 1µA para el
poder-abajo. Todos los dispositivos se ofrecen en paquetes del
ahorro de espacio.
El arsenal de W25Q128FV se organiza en 65.536 páginas programables
de 256 bytes cada uno. Hasta 256 bytes se pueden programar a
la vez. Las páginas se pueden borrar en grupos de 16 (borrado del
sector 4KB), grupos de 128 (borrado del bloque 32KB), los
grupos de 256 (borrado del bloque 64KB) o el microprocesador entero
(borrado del microprocesador). El W25Q128FV tiene 4.096
sectores borrables y 256 bloques borrables respectivamente. Los
pequeños sectores 4KB permiten mayor flexibilidad en los usos
que requieren almacenamiento de los datos y del parámetro. (Véase
el cuadro 2.)
La ayuda de W25Q128FV el interfaz periférico serial estándar (SPI),
entrada-salida SPI se dobla/del patio e interfaz periférico (QPI)
del patio del ciclo de instrucción de 2 relojes: Reloj serial,
datos selectos, seriales I/O0 (DI) del microprocesador, I/O1
(HAGA), I/O2 (/WP), e I/O3 (/HOLD). Las frecuencias de reloj de SPI
hasta de 104MHz son el permitir apoyada
índices de reloj equivalentes de 208MHz (104MHz x 2) para la
entrada-salida dual y 416MHz (104MHz x 4) para la entrada-salida
del patio al usar el dual leída rápido/Quad instrucciones de
la entrada-salida y de QPI. Estas tasas de transferencia pueden
superar 8 asincrónicos estándar y memorias Flash paralelas de
16 bits. El modo leído continuo permite eficiente
acceso de memoria con únicamente 8 relojes de instrucción-gastos
indirectos para leer 24 direcciones de pedazo, permitiendo XIP
verdadero
(ejecute en el lugar) operación. Un perno del control, el
perno de la protección de escritura y programables escriben la
protección, con el top o el control del arsenal de la parte
inferior, proporciona flexibilidad adicional del control.
Además, registro el fabricante de las ayudas JEDEC del dispositivo
y de la identificación y del SFDP estándar del dispositivo, un
número de serie único 64-bit y tres 256 registros de la seguridad
de los bytes
CARACTERÍSTICAS
•Nueva familia de memorias de SpiFlash
(1) W25Q128FV: 128M-bit/16M-byte (2) SPI estándar: CLK, /CS,
DI, HACEN, /WP, software de /Hold (3) y reset del hardware
•Flash del serial del rendimiento más alto
(1) 104MHz escoge, tasa de transferencia equivalente dual/del
patio de SPI de los relojes (2) 208/416MHz se
dobla/SPI del patio (de los datos continuos 3) 50MB/S
(4) más de 100.000 borran/los ciclos de programa (5) retención
de más de 20 datos del año
•“Continuo eficiente leído” y modo de QPI
(1) ontinuous leída con el abrigo 8/16/32/64-Byte (2)
únicamente 8 relojes para dirigir el interfaz periférico (QPI)
del patio de la memoria (3) reducen
•instrucción de arriba
(1) permite la operación verdadera de XIP (ejecute en el
lugar) (2) supera el flash paralelo X16
PIN NO. | NOMBRE DE PIN | Entrada-salida | FUNCIÓN |
1 | /CS | I | Entrada selecta del microprocesador |
2 | HAGA (IO1) | Entrada-salida | Salida de datos (entrada-salida de los datos 1) |
3 | /WP (IO2) | Entrada-salida | Entrada de la protección de escritura (entrada-salida de los datos
2) |
4 | Tierra | / | Tierra |