

Add to Cart
Características
Las características del módulo del ADC incluyen:
• Algoritmo linear de la aproximación sucesiva con la resolución de 12 pedazos.
• Hasta 28 entradas análogas.
• Salida formatada en 12-, 10 - o formato justificado a la derecha de 8 bits.
• Conversión sola o continua (vuelta automática a la marcha lenta después de la sola conversión).
• Tiempo de la muestra y velocidad de la conversión/poder configurables.
• Bandera completa e interrupción de la conversión.
• Reloj de la entrada a elección de hasta cuatro fuentes.
• Operación en espera o los modos stop3 para una operación más de poco ruido.
• Fuente asincrónica del reloj para una operación más de poco ruido.
• Disparador asincrónico a elección de la conversión del hardware.
• Automático compare con la interrupción para menos-que, o mayor o igual, valor programable.
Compare el alto registro del valor (ADCCVH)
En modo de 12 pedazos, el registro de ADCCVH lleva a cabo los cuatro pedazos superiores de los 12 que el pedazo compara valor. Estos pedazos se comparan a los cuatro pedazos superiores del resultado que sigue una conversión en modo de 12 pedazos cuando se permite la función del comparar
En modo de 10 pedazos, el registro de ADCCVH lleva a cabo los dos pedazos superiores de los 10 que el pedazo compara el valor (ADCV9 – ADCV8). Estos pedazos se comparan a los dos pedazos superiores del resultado que sigue una conversión en modo de 10 pedazos cuando se permite la función del comparar. En modo de 8 bits, ADCCVH no se utiliza durante compara.
Bloque diagrama