2 DDS del microprocesador 500 MSPS del circuito integrado del canal con 10-Bit DACs AD9958BCPZ
Número de modelo:AD9958BCPZ
Lugar del origen:Fábrica original
Cantidad de orden mínima:10pcs
Condiciones de pago:T / T, Western Union, PayPal
Capacidad de la fuente:2800pcs
Plazo de expedición:día 1
Contacta
Add to Cart
Miembro del sitio
Shenzhen Guangdong China
Dirección:
Distrito constructivo de B-9P/10N Duhui 100 Futian, Shenzhen, China
Proveedor Último login veces:
Dentro de 25 Horas
Detalles del producto
Perfil de la compañía
Detalles del producto
DDS de 2-Channel 500 MSPS con 10-Bit DACs AD9958
CARACTERÍSTICAS
2 canales sincronizados del DDS @ 500 MSPS
Frecuencia independiente/control de la fase/de amplitud entre los canales
Los estados latentes hechos juego para la frecuencia/fase/amplitud cambian
Aislamiento de canal a canal excelente (DB >72)
Frecuencia linear/capacidad arrebatadora de la fase/de la amplitud
Hasta 16 niveles de frecuencia/modulación de la fase/de amplitud (perno-a elección)
2 integraron 10 convertidores del pedazo D/A (DACs)
Corrientes completas individualmente programables de DAC
resolución de adaptación de la frecuencia de 32 bits
resolución compensada de la fase 14-bit
resolución del escalamiento de la amplitud de la salida 10-bit
Puerto serial de la entrada-salida (SPI) con la producción de datos 800Mbps
Poder-abajo de Software-/hardware-controlled
Se dobla la operación de la fuente (1,8 la entrada-salida del serial del DDS core/3.3 V de V)
Sincronización múltiple del dispositivo
4× a elección al multiplicador de 20× REF_CLK (PLL)
Oscilador cristalino a elección de REF_CLK
56-Lead LFCSP
USOS
Oscilador local ágil
Organizado - radar/sonar del arsenal
Instrumentación
Sincronización sincronizada
Fuente del RF para AOTF
portador suprimido banda del Solo-lado
Comunicaciones de la cuadratura
BLOQUE DIAGRAMA FUNCIONAL
DESCRIPCIÓN GENERAL
El AD9958 consiste en dos corazones del DDS que proporcionen frecuencia independiente, fase, y control de amplitud en cada canal. Esta flexibilidad se puede utilizar para corregir desequilibrios entre las señales debido al proceso análogo tal como filtración, la amplificación, o las uniones mal hechas relacionadas disposición del PWB. Desde ambos canales comparta un reloj de sistema común, ellas intrínsecamente se sincronizan. La sincronización de dispositivos múltiples se apoya.
El AD9958 puede realizarse hasta una modulación de 16 niveles de la frecuencia, de la fase, o de la amplitud (el FSK, PSK, PIDE). La modulación es realizada aplicando datos a los pernos del perfil. Además, el AD9958 también apoya el barrido linear de la frecuencia, de la fase, o de la amplitud para los usos tales como radar e instrumentación.
El puerto serial de la entrada-salida AD9958 ofrece configuraciones múltiples para proporcionar flexibilidad significativa. El puerto serial de la entrada-salida ofrece un modo de operación de SPIcompatible que sea virtualmente idéntico a la operación de SPI encontrada en productos anteriores del DDS de Analog Devices. La flexibilidad es proporcionada por cuatro pernos de los datos (SDIO_0: 3) que permite cuatro modos programables de operación serial de la entrada-salida.
La tecnología avanzada del DDS de las aplicaciones AD9958 que provee de la disipación de energía baja alto rendimiento. El dispositivo incorpora dos integrados, el pedazo DACs de la velocidad 10 con la banda ancha excelente y la banda estrecha SFDR. Cada canal tiene una palabra de adaptación de la frecuencia de 32 bits dedicada, 14 pedazos de fase compensados, y un multiplicador de la escala de la salida de 10 pedazos.
Las salidas de DAC son fuente referida y se deben terminar en AVDD por un resistor o un transformador centro-golpeado ligeramente AVDD. Cada DAC tiene su propia referencia programable para permitir diversas corrientes completas para cada canal.
El DDS actúa como divisor de alta resolución de la frecuencia con el REF_CLK como la entrada y el DAC que proporcionan la salida. La fuente de entrada de REF_CLK es común a ambos canales y se puede conducir directamente o utilizar conjuntamente con un multiplicador integrado de REF_CLK (PLL) hasta un máximo de 500 MSPS. El factor de la multiplicación de PLL es programable de 4 a 20, en pasos del número entero. El REF_CLK entrado también ofrece un circuito del oscilador para apoyar un cristal externo como la fuente de REF_CLK. El cristal debe estar entre 20 megaciclos y 30 megaciclos. El cristal se puede utilizar conjuntamente con el multiplicador de REF_CLK.
El AD9958 viene en un paquete de la ventaja LFCSP del ahorro de espacio 56. Los DDS quitan el corazón (los pernos de AVDD y de DVDD) son accionados por una fuente de 1,8 V. El interfaz digital de la entrada-salida (SPI) actúa en 3,3 V y requiere el perno etiquetado DVDD_I/O (Pin 49) esté conectado con 3,3 V.
El AD9958 actúa sobre la gama de temperaturas industrial de −40°C a +85°C.
GRADOS MÁXIMOS ABSOLUTOS
| Grado del parámetro |
Temperatura de empalme máxima 150°C DVDD_I/O (Pin 49) 4 V AVDD, DVDD 2 V Voltaje de entrada de Digitaces (DVDD_I/O = 3,3 V) V de −0.7 V a +4 Corriente de salida de Digitaces 5 mA Temperatura de almacenamiento – 65°C a +150°C Temperatura de funcionamiento – 40°C a +85°C Temperatura de la ventaja (10 sec que suelda) 300°C θJA 21°C/W θJC 2°C/W |
Las tensiones sobre ésas enumeradas bajo grados máximos absolutos pueden causar daño permanente al dispositivo. Esto es una tensión que valora solamente; la operación funcional del dispositivo en éstos o de ninguna otra condiciones sobre ésos indicados en la sección operativa de esta especificación no se implica. La exposición a las condiciones del grado máximo absoluto por períodos extendidos puede afectar a confiabilidad del dispositivo
2 DDS del microprocesador 500 MSPS del circuito integrado del canal con 10-Bit DACs AD9958BCPZ
Carro de la investigación
0