DS1230Y-150+ 256k SRAM permanente SS substituye el módulo IC de la RAM

Número de modelo:DS1230Y-150+
Lugar del origen:Filipinas
Cantidad de orden mínima:5pcs
Condiciones de pago:T/T, Western Union, Paypal
Capacidad de la fuente:600pcs
Plazo de expedición:día 1
Contacta

Add to Cart

Miembro del sitio
Shenzhen Guangdong China
Dirección: Distrito constructivo de B-9P/10N Duhui 100 Futian, Shenzhen, China
Proveedor Último login veces: Dentro de 25 Horas
Detalles del producto Perfil de la compañía
Detalles del producto

DS1230Y-150 + 256k SRAM SS no volátil reemplaza el módulo RAM IC


CARACTERISTICAS


Retención de datos mínima de 10 años en ausencia de energía externa


Los datos se protegen automáticamente durante la pérdida de potencia


Reemplaza 32k x 8 RAM estática volátil, EEPROM o memoria Flash


Ciclos de escritura ilimitados


CMOS de baja potencia


Tiempos de acceso de lectura y escritura tan rápido como 70 ns


La fuente de energía de litio está eléctricamente desconectada para retener la frescura hasta que se aplique energía por primera vez


Rango operativo completo de ± 10% VCC (DS1230Y)


Rango operativo opcional de ± 5% VCC (DS1230AB)


Rango de temperatura industrial opcional de -40 ° C a +85 ° C, designado IND


JEDEC estándar de 28 pines DIP paquete


Nuevo paquete del Módulo PowerCap (PCM)

- Módulo directamente montable en superficie

- Broche reemplazable

-on PowerCap proporciona batería de respaldo de litio

- Pinout estandarizado para todos los productos SRAM no volátiles

- La función de desacoplamiento en PowerCap permite una fácil extracción con un destornillador común


DESCRIPCIÓN DEL PIN

A0 - A14 - Entradas de dirección

DQ0 - DQ7 - Entrada de datos / salida de datos

CE - Chip habilitado

WE - Habilitar escritura

OE - Salida habilitada

VCC - Potencia (+ 5V)

GND - Tierra

NC - Sin conexión


DESCRIPCIÓN

Las DS1230 256k SRAM no volátiles son SRAM no volátiles, estáticas y de 262.144 bits organizadas como 32.768 palabras por 8 bits.


Cada NV SRAM tiene una fuente de energía de litio autónoma y un circuito de control que monitorea constantemente a VCC para detectar una condición de fuera de tolerancia.


Cuando se produce dicha condición, la fuente de energía de litio se enciende automáticamente y la protección contra escritura está habilitada incondicionalmente para evitar daños en los datos.


Los dispositivos DIP-package DS1230 se pueden usar en lugar de las RAM estáticas existentes de 32k x 8 que se ajustan directamente al popular estándar DIP de 28 pines bytewide.


Los dispositivos DIP también coinciden con el pinout de 28256 EEPROM, lo que permite la sustitución directa al tiempo que mejora el rendimiento. Los dispositivos DS1230 en el paquete del Módulo de Bajo Perfil están específicamente diseñados para aplicaciones de montaje en superficie.


No hay límite en la cantidad de ciclos de escritura que se pueden ejecutar y no se requiere un circuito de soporte adicional para la interconexión del microprocesador.


MODO DE LECTURA

Los dispositivos DS1230 ejecutan un ciclo de lectura cuando WE (Write Enable) está inactivo (alto) y CE (Chip Enable) y OE (Output Enable) están activos (bajo).


La dirección única especificada por las 15 entradas de dirección (A0 - A14) define a cuál de los 32.768 bytes de datos se debe acceder. Los datos válidos estarán disponibles para los ocho controladores de salida de datos dentro de tACC (tiempo de acceso) después de que la última señal de entrada de dirección sea estable, siempre que los tiempos de acceso CE y OE (habilitación de salida) también se cumplan.


Si no se satisfacen los tiempos de acceso OE y CE, el acceso a los datos debe medirse a partir de la señal que ocurre más tarde (CE u OE) y el parámetro limitante es tCO para CE o tOE para OE en lugar de acceso a la dirección.


ESCRIBIR MODO

Los dispositivos DS1230 ejecutan un ciclo de escritura siempre que las señales WE y CE estén activas (bajo) después de que las entradas de dirección sean estables. El borde descendente que ocurre más tarde de CE o WE determinará el inicio del ciclo de escritura.


El ciclo de escritura finaliza por el borde ascendente anterior de CE o WE. Todas las entradas de dirección deben mantenerse válidas durante todo el ciclo de escritura.


Debemos volver al estado alto para un tiempo de recuperación mínimo (tWR) antes de que se pueda iniciar otro ciclo. La señal de control de OE debe mantenerse inactiva (alta) durante los ciclos de escritura para evitar la contención del bus.


Sin embargo, si los controladores de salida están habilitados (CE y OE activos), entonces deshabilitaremos las salidas en tODW desde su borde descendente.


PARÁMETROSÍMBOLOMINTYPMAXUNIDADESNOTAS
DS1230AB Voltaje de la fuente de alimentaciónV CC4.755.05.25V/
DS1230Y Voltaje de la fuente de alimentaciónV CC4.55.05.5V
Lógica 1VIH2.2VCCV
Lógica 0VIL0.00.8V
China DS1230Y-150+ 256k SRAM permanente SS substituye el módulo IC de la RAM supplier

DS1230Y-150+ 256k SRAM permanente SS substituye el módulo IC de la RAM

Carro de la investigación 0