Componentes de IC del transmisor-receptor de RFM50 100mW SOC

Componentes de IC del transmisor-receptor de RFM50 100mW SOC

Introducción general
El diseño de las series del módulo RFM50 se basa en el microprocesador del alto rendimiento RF50 SoC, incluye el transmisor-receptor MCU y 100mW una base de CIP-51 ‘. Actúa en la banda del ISMO de 433/470/868/915 megaciclo, cumple con FCC, regulación de la ETSI.

Características:
Poder ultrabajo: operación V 0,9 a 3,6
- Corriente típica del modo de sueño < 0,1 μA; conserva el estado y el contenido de RAM sobre gama completa de la fuente; atención rápida de < 2 μs
- Menos nA de 600 con el funcionamiento del RTC
- Menos de 1 μA con el funcionamiento del RTC y estado de la radio conservado
- el convertidor de DC-DC del En-microprocesador permite la operación abajo a 0,9 V.
- Sueño incorporado de la cubierta de dos detectores del apagón y modos activos
convertidor de analógico a digital 10-Bit
- Para arriba a 300 ksps
- Para arriba a 18 entradas externas
- Perno externo o VREF interno (ningún condensador externo requerido)
- Sensor de temperatura incorporado
- Opción externa de la entrada del comienzo de la conversión
- Modo de explosión autónomo con el acumulador que hace un promedio automático de 16 bits
Comparadores duales
- Histéresis y tiempo de respuesta programables
- Configurable como la interrupción o fuente reajustada
- Bajo corriente (< 0,5 μA)
El En-microprocesador elimina errores
- el En-microprocesador elimina errores del conjunto de circuitos facilita la lleno-velocidad, en-sistema no-intruso elimina errores (ningún emulador requerido)
- Proporciona los puntos de desempate, solo escalonamiento
- Examine/modifique la memoria y los registros
- Equipo completo del desarrollo
Base de alta velocidad de 8051 μC
- Arquitectura canalizada de la instrucción; ejecuta el 70% de instrucciones en 1 o 2 relojes de sistema
- Para arriba a 25 MIPS de producción con el reloj de 25 megaciclos
- Controlador de interrupción ampliado

Memoria
-4352 datos internos RAM (256 + 4096) de los bytes
-64 flash del kB; los bytes programables del byte sectors-1024 del En-sistema en 1024 se reservan en los 64 dispositivos del kB
Transmisor-receptor
- Gama de frecuencia = 433, 470, 868, banda del ISMO de 915 megaciclos
- Sensibilidad = – dBm 121
- Modulación del FSK, de GFSK, y de OOK
- = dBm de potencia de salida máximo +20
- Consumo de energía del RF
-18.5mA reciben
-18 el dBm del mA @+1 transmite
el dBm de -40mA @+13 transmite
el dBm de -100mA @+20 transmite
- Tarifa de datos = 0,123 a 256 Kbps
- calibración (AFC) de la Auto-frecuencia
- transmita/reciba el control del interruptor
- Controlador de paquete programable
- Byte FIFOs de TX y de RX 64
- Capacidad del salto de frecuencia
- adaptación cristalina del En-microprocesador
Periférico de Digitaces
entrada-salida de -19 o 16 puertos más 3 pernos de GPIO; El hardware aumentó los puertos serie de UART, de SPI, y de I2C disponibles concurrentemente
- Energía baja SmaRTClock de 32 bits
- Cuatro contadores/contadores de tiempo de 16 bits de fines generales; seis arsenales contrarios programables (PCA) del canal
Fuentes del reloj
- Osciladores internos de la precisión: 24,5 megaciclos con la operación de UART de las ayudas de la exactitud del ±2%; modo del espectro de gama ancha para la EMI reducida; Energía baja 20 megaciclos de interno

oscilador
- Oscilador externo: Cristal, RC, C, reloj del Cmos
- Oscilador de SmaRTClock: el cristal de 32,768 kilociclos o uno mismo-oscila
- Puede cambiar entre las fuentes del reloj simultáneamente; útil en modos del ahorro de energía y en la ejecución de diversos modos del ahorro de energía
Puerto de la entrada-salida
entrada-salida de -19 o 20 puertos (5 V tolerantes a excepción de GPIO_2)
Paquete
-30 perno SMD (11x25X2.0 milímetros)