• Tecnología de alto rendimiento de los parásitos atmosféricos Cmos
  • Hasta 150 megaciclos (duración de ciclo 6.67-ns)
  • 1.9-V/1.8-V base, diseño de la entrada-salida 3.3-V
• CPU de 32 bits de alto rendimiento (TMS320C28x)
  • Unidad flotante (FPU) (F2833x de la solo-precisión de IEEE 754 solamente)
  • operaciones del × 32 MAC de 16 × 16 y 32
  • 16 × 16 MAC dual
  • Arquitectura del autobús de Harvard
  • Ayunan la respuesta y el proceso de la interrupción
  • Modelo de programación unificado de la memoria
  • Código-eficiente (en C/C++ y asamblea)
• controlador dma del Seis-canal (para el ADC, McBSP, el ePWM, XINTF, y SARAM)
• interfaz externo de 16 bits o de 32 bits (XINTF)
  • Alcance de la dirección del × 16 más de los de 2M
• memoria del En-microprocesador
  • F28335, F28333, F28235:
    256K flash del × 16, 34K × 16 SARAM
  • F28334, F28234:
    128K flash del × 16, 34K × 16 SARAM
  • F28332, F28232:
    64K flash del × 16, 26K × 16 SARAM
  • 1K ROM del × 16 OTP
• ROM de la bota (8K × 16)
  • Con modos de la bota del software (con SCI, SPI, PUEDE, I2C, McBSP, XINTF, y entrada-salida paralela)
  • Tablas estándar de la matemáticas
• Control del reloj y de sistema
  • oscilador del En-microprocesador
  • Módulo del reloj de vigilancia
• GPIO0 a los pernos GPIO63 se puede conectar con una de las ocho interrupciones de la base del externo
• Bloque periférico de (PIE) de la extensión de la interrupción que apoya las 58 interrupciones periféricas
• llave/cerradura de la seguridad 128-bit
  • Protege bloques de flash/OTP/RAM
  • Previene la ingeniería inversa del firmware
• Periférico aumentados del control
  • Hasta 18 salidas de PWM
  • Hasta 6 salidas de HRPWM con la resolución de 150 picosegundos MPE
  • Hasta 6 entradas de la captura del acontecimiento
  • Hasta 2 interfaces del codificador de la cuadratura
  • Hasta 8 contadores de tiempo de 32 bits
    (6 para los eCAPs y 2 para los eQEPs)
  • Hasta 9 contadores de tiempo de 16 bits
    (6 para los ePWMs y 3 XINTCTRs)
• Tres contadores de tiempo de 32 bits de la CPU
• Periférico del puerto serie
  • Hasta 2 PUEDEN los módulos
  • Hasta 3 módulos de SCI (UART)
  • Hasta 2 módulos de McBSP (configurables como SPI)
  • Un módulo de SPI
  • Un autobús Inter-integrado del circuito (I2C)
• 12-bit ADC, 16 canales
  • índice de conversión 80-ns
  • 2 multiplexor de la entrada del canal del × 8
  • Dos de muestreo y retención
  • Escoja/las conversiones simultáneas
  • Referencia interna o externa
• Hasta 88 individualmente programables, pernos multiplexados de GPIO con la filtración de la entrada
• Ayuda de la exploración del límite de JTAG
  • Puerto de acceso de la prueba del estándar del estándar 1149.1-1990 de IEEE y arquitectura de la exploración del límite
• Características avanzadas de la emulación
  • Funciones del análisis y del punto de desempate
  • El tiempo real elimina errores usando el hardware
• La ayuda del desarrollo incluye
  • Recopilador/ensamblador/máquina para hacer chorizos del ANSI C/C++
  • Cifre al compositor Studio™ IDE
  • DSP/BIOS™ y SYS/BIOS
  • Control de motor de Digitaces y bibliotecas de software digitales del poder
• Modos y ahorros de baja potencia del poder
  • OCIOSO, ESPERA, modos del ALTO apoyados
  • Relojes periféricos individuales de la neutralización
• Endianness: Poco endian
• Opciones del paquete:
  • Empaquetado sin plomo, verde
  • 176-ball arsenal plástico (BGA) (ZJZ) de la rejilla de la bola
  • 179-ball Microstar BGA™ (ZHH)
  • 176-pin patio discreto Flatpack (LQFP) (PGF)
  • 176-pin aumentó termalmente el patio discreto Flatpack (HLQFP) (PTP)
• Opciones de la temperatura:
  • A: – 40°C a 85°C (PGF, ZHH, ZJZ)
  • S: – 40°C a 125°C (PTP, ZJZ)
  • Q: – 40°C a 125°C (PTP, ZJZ)
    (Calificación del AEC Q100 para los usos automotrices)

Todas las marcas registradas son la propiedad de sus propietarios respectivos.

Acción regular de ATFU:

TMS320F2812PGFA

TMS320F28335PGFA

TMS320C6747DZKBT3

TMS320C6416EGLZA6E

TMS320LF2407APGEA

TMS320C6713BPYPA200