STM8L051F3P6TR MCU salta el pedazo ultrabajo MCU, EEPROM integrado del poder 8
STM8L051F3 es miembro de la familia de 8 bits del microprocesador del microcontrolador del ultra-bajo-poder de STM8L.
Descripciones:
STM8L051F3 salta características una base aumentada de la CPU STM8 que provee de la capacidad de cálculo creciente (hasta 16 MIPS en 16 megaciclos) mientras que mantiene las ventajas de una arquitectura del CISC densidad mejorada del código, 24 espacios de dirección lineares del pedazo y una arquitectura optimizada para las operaciones de baja potencia.
El microprocesador de STM8L051F3 MCU incluye un integrado elimina errores del módulo con un interfaz de hardware (NADADA) que permita el depuración no-intruso del En-uso y la programación de destello ultrarrápida. Ofrece los datos integrados EEPROM y de baja potencia, de baja tensión, memoria Flash del programa de la solo-fuente.
El dispositivo incorpora una extensa gama de I/Os y de periférico aumentados, 12 un pedazo ADC, un reloj en tiempo real, dos contadores de tiempo de 16 bits, un contador de tiempo de 8 bits, así como los interfaces de comunicaciones estándar tales como SPI, un interfaz de I2C, y un USART.
El diseño modular del sistema periférico permite que este dispositivo tenga los mismos periférico que se pueden encontrar en diversas familias del microcontrolador del ST incluyendo las familias de 32 bits. Esto hace cualquier transición a una diversa familia muy fácil, apoyado también por el uso de un conjunto común de herramientas de desarrollo.
CARACTERÍSTICAS DOMINANTES
- Condiciones de funcionamiento
- Fuente de alimentación de funcionamiento: 1,8 gama de temperaturas de V a de 3,6 V: °C −40 al °C 85
- Características de baja potencia
- 5 modos de baja potencia: Espera, funcionamiento de baja potencia (5,1 μA), espera de baja potencia (3 μA), Activo-alto con RTC (μA 1,3), alto (nA 350)
- Salida ultrabaja por la entrada-salida: nA 50
- Atención rápida del alto: 5 μs
- Base avanzada STM8
- Tubería de la arquitectura de Harvard y de 3 etapas
- Freq máximo: 16 megaciclos, pico de 16 MIPS del CISC
- Hasta 40 fuentes de la interrupción externa
- Gestión del reset y de fuente
- Energía baja, BOR ultra-seguro reajustado con 5 umbrales a elección
- Poder ultrabajo POR/PDR
- Detector programable (PVD) del voltaje
- Gestión del reloj
- 32 kilociclos y osciladores cristalinos de 1 a 16 megaciclos
- RC fábrica-arreglado 16 megaciclos interno
- 38 kilociclos internos de consumo bajo RC
- Sistema de seguridad del reloj
- RTC de baja potencia
- Calendario del BCD con la interrupción de la alarma
- Calibración de Digitaces con +/- 0,5 exactitudes del PPM
- Sistema de seguridad de LSE
- Auto-atención del alto con la interrupción periódica
- Memorias
- 8 kilobytes de memoria de destello del programa y de 256 bytes de los datos EEPROM con el ECC
- Flexible escriba y lea los modos de la protección
- 1 kilobyte de RAM
- Acceso directo de memoria
- 4 canales que apoyan ADC, SPI, I2C, USART, contadores de tiempo
- 1 canal para la memoria-a-memoria
- 12-bit ADC hasta los canales 1 Msps/10
- Voltaje interno de la referencia
- Contadores de tiempo
- Dos contadores de tiempo de 16 bits con 2 canales (usados como IC, OC, PWM), codificador de la cuadratura
- Un contador de tiempo de 8 bits con el prescaler de 7 pedazos
- 2 perros guardianes: 1 ventana, 1 independiente
- Contador de tiempo del busca con frecuencias de 1, 2 o 4 kilociclos
- Interfaces de comunicaciones
- Interfaz en serie síncrona (SPI)
- I2C rápido 400 kilociclo SMBus y PMBus
- USART
- Hasta 18 I/Os, todo mappable en vectores de interrupción
- Ayuda del desarrollo
- Programación rápida del en-microprocesador y depuración no-intruso con NADADA
- Cargador de arranque usando USART
STM8L051F3 como toda la línea productos del valor del ultra-bajo-poder de STM8L se basan en la misma arquitectura con el mismo trazado de la memoria y un pinout coherente.
