Circuito integrado TMS5700432BPZQQ1R TMS5700432BPZQQ1 de IC de los microcontroladores

Circuito integrado de IC de los microcontroladores de TMS5700432BPZQQ1R TMS5700432BPZQQ1

MÁS ACCIÓN

1,1 características

• Automotriz-grado de alto rendimiento
Microcontrolador para los usos Seguridad-críticos
– CPU duales que corren en Lockstep
– ECC en flash y RAM Interfaces
– Autoexamen incorporado para los espolones de la CPU y del En-microprocesador
– Módulo de la señalización del error con el Pin del error
– Voltaje y supervisión del reloj
• ARM® Cortex®
- CPU de 32 bits de R4 RISC
– 1,66 DMIPS/MHz eficientes con la tubería 8-Stage
– unidad de la protección de memoria 8-Region (MPU)
– Arquitectura abierta con la ayuda de tercera persona
• Condiciones de funcionamiento
– reloj de sistema 80-MHz
– Quite el corazón al voltaje de fuente (VCC): nominal 1.2-V
– Voltaje de fuente de la entrada-salida (VCCIO): nominal 3.3-V
– Voltaje de fuente del ADC (VCCAD): nominal 3.3-V
• Memoria integrada
– Hasta 384KB del flash del programa con el ECC
– 32KB del ECC de RAM With
– 16KB del flash para EEPROM emulado con
ECC
• Arquitectura común de la plataforma de Hercules™
– Mapa de memoria constante a través de la familia
– Contador de tiempo en tiempo real de la interrupción (RTI) (contador de tiempo del OS)
– módulo de la interrupción Vectored 96-Channel (VIM)
– inspector cíclico de la redundancia 2-Channel (CRC)
• Lazo sincronizado en fase de frecuencia modulada
(FMPLL) con el detector incorporado del resbalón
• Exploración y BRAZO del límite de IEEE 1149,1 JTAG
Componentes de CoreSight™
• Módulo avanzado de la seguridad de JTAG (AJSM)

• Interfaces de comunicaciones múltiples
– Dos reguladores de la PODER (DCANs)
– DCAN1 - 32 buzones con la protección de la paridad
– DCAN2 - 16 buzones con la protección de la paridad
– Obediente PODER la versión 2.0B del protocolo
– Interfaz periférico serial de Multibuffered
Módulo (de MibSPI)
– 128 palabras con la protección de la paridad
– Interfaz periférico serial de dos estándares (SPI)
Módulos
– Interfaz de UART (SCI) con la interconexión local
Ayuda del interfaz de la red (LIN 2,1)
• Módulo de gama alta del contador de tiempo de Next Generation (N2HET)
– Hasta 19 pernos programables
– 128-Word instrucción RAM With Parity
Protección
– Incluye el generador del ángulo del hardware
– Unidad de transferencia de gama alta dedicada del contador de tiempo (HTU)
Con el MPU
• Pulso aumentado del codificador de la cuadratura (eQEP)
Módulo
– Interfaz del codificador de la posición del motor
• convertidor de analógico a digital de 12-Bit Multibuffered
Módulo (ADC)
– 16 canales
– 64 almacenadores intermediarios del resultado con la protección de la paridad
• Entrada-salida de fines generales hasta 45 (GPIO)
Pernos
– 8 pernos Interrupción-capaces dedicados de GPIO
• Paquete
– 100-Pin patio Flatpack (PZ) [verde]

1,2 usos

• Sistemas de frenos (ABS y salida) • Dirección de Electric Power (EPS) • Control eléctrico de la bomba • Sistemas de la Batería-gestión • Conductor activo Assistance Systems • Espacio aéreo y aviónica • Comunicaciones ferroviarias • Vehículos campo a través

1,3 descripción

El dispositivo TMS570LS0432/0332 es un microcontrolador de alto rendimiento del automotriz-grado para los sistemas de seguridad. La arquitectura de la seguridad incluye las CPU duales en lockstep, lógica de la CPU y de la memoria BIST, el ECC en el flash y los datos SRAM, la paridad en memorias periféricas, y la capacidad del loopback en I/Os periférico.

El dispositivo TMS570LS0432/0332 integra la CPU del BRAZO Cortex-R4. La CPU ofrece un 1.66DMIPS/MHz eficiente, y tiene configuraciones que puedan funcionar con hasta 80 megaciclos, proporcionando hasta 132 DMIPS. El dispositivo apoya el formato grande-endian (BE32).

El dispositivo TMS570LS0432/0332 tiene 384KB y 256KB del flash integrado (respectivamente) y 32KB de los datos RAM. El flash y RAM tienen la corrección de error y detección de error de un solo bit del doble-pedazo. Memoria Flash en este dispositivo es una memoria permanente, eléctricamente borrable, y programable ejecutada con un interfaz pedazo-ancho del ómnibus de 64 datos. El flash actúa en una entrada de la fuente 3.3-V (el mismo nivel que fuente de la entrada-salida) para toda la lectura, programa, y operaciones del borrado. Cuando en modo de la tubería, el flash actúa con una frecuencia de reloj de sistema de 80 megaciclos. SRAM apoya el solo-ciclo para leer y para escribir accesos en byte, halfword, palabra, y modos de doble palabra en la gama de frecuencia apoyada.

El dispositivo TMS570LS0432/0332 ofrece los periférico para los usos control-basados en tiempo real, incluyendo un coprocesador de gama alta de la sincronización del contador de tiempo de Next Generation (N2HET) con hasta 19 terminales y un convertidor de analógico a digital de 12 pedazos (ADC) de la entrada-salida que apoya 16 entradas en el paquete de 100 pernos. El N2HET es un contador de tiempo inteligente avanzado que proporciona las funciones de temporización sofisticadas para los usos en tiempo real. El contador de tiempo es software-controlado, usando un pequeño sistema de instrucción, con un micromachine especializado del contador de tiempo y un puerto atado de la entrada-salida. El N2HET puede ser utilizado para las salidas pulso-anchura-moduladas, capturar o comparar entradas, o GPIO.

El N2HET está especialmente bien adaptado para los usos que requieren los actuadores múltiples de la información y de la impulsión del sensor con pulsos complejos y exactos del tiempo. Una unidad de transferencia de gama alta del contador de tiempo (HTU) puede realizar el Acceso-tipo transacciones para transferir datos de N2HET a o desde de memoria principal. Una unidad de la protección de memoria (MPU) se incorpora al HTU.

El módulo aumentado del pulso del codificador de la cuadratura (eQEP) se utiliza para el interfaz directo con un codificador ampliado linear o rotatorio para conseguir la posición, la dirección, y la información de la velocidad de una máquina de rotación como se utiliza en sistemas de alto rendimiento del movimiento y del posición-control. El dispositivo tiene 12 una pedazo-resolución MibADC con 16 canales y 64 palabras del almacenador intermediario paridad-protegido RAM. Los canales de MibADC se pueden convertir individualmente o se pueden agrupar por el software para las secuencias secuenciales de la conversión. Hay tres agrupaciones separadas. Cada secuencia puede ser convertida una vez cuando está accionada o configurada para el modo continuo de la conversión. El MibADC tiene un modo mordido 10 para el uso cuando la compatibilidad con más viejos dispositivos o un tiempo más rápido de la conversión se desea.

El dispositivo tiene interfaces de comunicaciones múltiples: un MibSPI, dos SPIs, un UART/LIN, y dos DCANs. SPI proporciona un método conveniente de comunicaciones de alta velocidad seriales entre el tipo similar dispositivos del cambio-registro. El UART/LIN apoya el estándar local 2,1 de la interconexión y se puede utilizar como UART en modo lleno-a dos caras usando el formato estándar del sin retorno a cero (NRZ). El DCAN apoya la PODER 2,0 (A y B) el estándar de protocolo y utiliza un serial, el protocolo de comunicación del multimaster que apoya eficientemente control en tiempo real distribuido con índices robustos de la comunicación hasta de 1Mbps. El DCAN es ideal para los usos que actúan en los ambientes ruidosos y duros (por ejemplo, los usos automotrices e industriales) que requieren la comunicación serial confiable o el cableado multiplexado.

El módulo de reloj sincronizado en fase de frecuencia modulada del lazo (FMPLL) se utiliza para multiplicar la referencia externa de la frecuencia a una frecuencia más alta para el uso interno. El FMPLL proporciona una de las cinco entradas posibles de la fuente del reloj al módulo de reloj global (GCM). El GCM maneja el trazado entre las fuentes disponibles del reloj y los ámbitos del reloj del dispositivo.

El dispositivo también tiene un módulo externo de Prescaler del reloj (ECP) que cuando está permitido, haga salir un reloj externo continuo en el perno de ECLK. La frecuencia de ECLK es un ratio usuario-programable de la frecuencia del reloj del interfaz periférico (VCLK). Esta salida de baja fricción se puede supervisar externamente como indicador de la frecuencia de funcionamiento del dispositivo.