Procesador ARM Cortex-A57 MPCore (cuatro núcleos)
Los cuatro núcleos del ARM Cortex-A57 son implementaciones idénticas de la arquitectura ARMv8.Cada núcleo incluye cachés de nivel 1 de 48 KB de instrucciones (I-cache) y 32 KB de datos (D-cache).Todos los núcleos comparten una caché L2 de 2 MB.Las características del procesador Cortex-A57 incluyen:
Implementación completa de la arquitectura ARM v8
Tubería superescalar, de longitud variable, fuera de orden
Predicción de bifurcación dinámica con RAM de búfer de destino de bifurcación (BTB) y memoria RAM de búfer de historial global, son turn stack y un predictor indirecto
TLB de instrucción L1 totalmente asociativa de 48 entradas con soporte nativo para tamaños de página de 4 KB, 64 KB y 1 MB.
TLB de datos L1 totalmente asociativa de 32 entradas con soporte nativo para tamaños de página de 4 KB, 64 KB y 1 MB.
TLB de nivel de entrada 2 (L2) 1024 unificado asociativo de 4 vías en cada procesador
Caché de instrucciones L1 protegido por paridad de 48 KB fijo y caché de datos L1 protegido por ECC de 32 KB
Un caché L2 protegido por ECC de 2 MB compartido por todos los núcleos Cortex-A57
Embedde Trace Microcell (ETM) basado en la arquitectura ETM v4
Unidad de supervisión de rendimiento (PMU) basada en la arquitectura PMU v3
Interfaz de activación cruzada (CTI) para la depuración de multiprocesador
Cryp a motor gráfico para soporte de función de crypt
Interfaz a un controlador de interrupción genérico externo (vGIC-400)
Soporte para administración de energía con múltiples dominios de energía
Cortex-A57 Revisión 1p3
