REGULADOR 32BIT 240CQFP DE ADSP-21060LCW-160 IC DSP

ADSP-21060LCW-160

RESUMEN

El procesador de señal del alto rendimiento para las comunicaciones, los gráficos y arquitectura estupenda de Harvard de los usos de la proyección de imagen 4 autobuses independientes para la búsqueda dual de los datos, búsqueda de instrucciones, y unidad-multiplicador flotante de 32 bits nonintrusive del cómputo de la entrada-salida IEEE, ALU, y en-microprocesador de dos puertos SRAM del desplazador y multiprocesamiento integrado de la entrada-salida del sistema-en-uno-microprocesador completo integrado los periférico-uno ofrece 240 el paquete termalmente aumentado de la ventaja MQFP_PQ4, arsenal plástico de la rejilla de la bola de 225 bolas (PBGA), 240 paquete hermético RoHS que los paquetes obedientes CIERRAN BASE de FEATURES-PROCESSOR 40 MIPS, tarifa de la instrucción de 25 ns, pico de la ventaja CQFP de la ejecución 120 MFLOPS de la instrucción del solo-ciclo, 80 MFLOPS sostuvieron los generadores de dirección duales de datos del funcionamiento con el modulo y) el programa eficiente de dirección pedazo-reverso que ordenan con la colocación de los cero-gastos indirectos: solo-precisión de 32 bits de la emulación del puerto y del en-microprocesador de acceso de la prueba del estándar 1149,1 de IEEE JTAG de la disposición del lazo del Solo-ciclo y 40 formatos de punto fijo flotantes del formato de datos de IEEE de la extendido-precisión del pedazo o de 32 bits de datos

CÓMPUTOS PARALELOS

el Solo-ciclo se multiplica y las operaciones de ALU paralelamente a la lectura dual de la memoria/escriben y la búsqueda de instrucciones se multiplica con alcanza y resta para el cómputo acelerado de la mariposa de FFT ON-CHIP MORDIDO los 4M SRAM de dos puertos para el acceso independiente por el procesador de la base y la MEMORIA FUERA DE CHIP del acceso directo de memoria QUE INTERCONECTAN la generación programable direccionable del estado de espera de 4 gigawords, ayuda de la COPITA del página-modo

Product parameters

Imagen de producto