La lógica programable Ic de LFE3-70EA-8FN672I LA entrada-salida de la memoria sólo para leer 66.5K LUTs 380

Entrada-salida SERDES1.2V-8Spd IND de la memoria sólo para leer programable 66.5K LUTs 380 de LFE3-70EA-8FN672I

Especificaciones

Descripción

(Economía más la tercera generación) la familia LatticeECP3 de dispositivos de FPGA se optimiza para entregar

características del alto rendimiento tales como una arquitectura aumentada de DSP, SERDES y alto de alta velocidad

interfaces síncronos de la fuente de la velocidad en una tela económica de FPGA. Se alcanza esta combinación

con avances en arquitectura del dispositivo y el uso de la tecnología de 65 nanómetro que hace los dispositivos

conveniente para los usos en grandes cantidades, de alta velocidad, baratos. La familia del dispositivo LatticeECP3 se amplía

capacidad de la mirada-para arriba-tabla (LUT) a 149 elementos y ayudas de lógica de K entrada-salida de hasta 586 usuarios.

La familia del dispositivo LatticeECP3 también ofrece hasta 320 18 x 18 multiplicadores y una amplia gama de entrada-salida paralela

estándares. La tela de LatticeECP3 FPGA se optimiza con alto rendimiento y bajo costo en mente.

Los dispositivos LatticeECP3 utilizan tecnología reconfigurable de la lógica de SRAM y proporcionan las unidades de creación populares

por ejemplo lógica LUT-basada, la memoria distribuida y integrada, lazos sincronizados en fase (PLLs), retraso se cerró

Lazos (DLL), ayuda síncrona pre-dirigida de la entrada-salida de la fuente, rebanadas del sysDSP y avanzado aumentada

ayuda de la configuración, incluyendo la encripción y capacidades de arranque dual. La fuente pre-dirigida síncrona

la lógica ejecutada en la familia del dispositivo LatticeECP3 apoya una amplia gama de estándares de interfaz, incluyendo

DDR3, XGMII y 7:1 LVDS. La familia del dispositivo LatticeECP3 también ofrece SERDES de alta velocidad con dedicado

Funciones del PCS. Alta tolerancia de la inquietud y bajo transmitir para estar inquieto para permitir que el SERDES más bloques del PCS sea configurado

para apoyar un arsenal de protocolos populares de los datos incluyendo PCI Express, SMPTE, Ethernet (XAUI, GbE, y SGMII)

y CPRI. Transmita el Pre-énfasis y reciba los ajustes de la igualación hacen el SERDES conveniente para la transmisión

y recepción sobre diversas formas de medios. Los dispositivos LatticeECP3 también proporcionan flexible, confiable y seguro

opciones de configuración, tales como capacidad de arranque dual, encripción del bitstream, y características de mejora en el campo de TransFR.

Características

• Una densidad más alta de la lógica para la integración de sistema creciente

• 17 K a 149 K LUTs

• entrada-salida 116 a 586

• SERDES integrado

• 150 Mbps a 3,2 Gbps para 8b10b genérico, 10 - pedazo SERDES, y modos de 8 bits de SERDES

• Los datos valoran 230 Mbps a 3,2 Gbps por el canal para el resto de los protocolos

• Hasta 16 canales por el dispositivo: PCI Express, SONET/SDH, Ethernet (1GbE, SGMII, XAUI), CPRI,

SMPTE 3G y RapidIO serial

• sysDSP™

• Arquitectura de rebanada completamente cascadable

• 12 a 160 rebanadas para el alto rendimiento se multiplican y acumulan

• 54 operaciones potentes del pedazo ALU

• Multiplexación de división de tiempo MAC Sharing

• Redondeo y truncamiento

• Cada rebanada apoya

• Medio 36x36, dos 18x18 o cuatro multiplicadores 9x9

• 18x36 avanzados MAC y 18x18 se multiplican Multiplicar-acumulan las operaciones (MMAC)

• Recursos de memoria flexibles

• Bloque integrado sysMEM™ RAM (EBR) de hasta 6,85 Mbits

• 36 K a 303 pedazos de K distribuyeron RAM

• sysCLOCK PLLs y DLL análogos

• Dos DLL y hasta diez PLLs por el dispositivo

Guía comercial