Categorías de Producto

Unidad del microcontrolador de MCU

[523]

Circuitos integrados del interfaz

[17]

ALMACENADOR INTERMEDIARIO IC de la lógica

[6]

IC de adquisición de datos

[7]

Contacta

Shenzhen Sanhuang Electronics Co.,Ltd.

Visita el sitio web

Ciudad:shenzhen

País/Región:china

Persona de contacto:MissZhao

Ver detalles de contacto

Contacta

MT46V16M16CY-5B IT:M IC DRAM 256MBIT PARALLEL 60FBGA Micron Technology Inc. Se utiliza para la obtención de datos de las máquinas y equipos.

Preguntar último precio

Número de modelo :MT46V16M16CY-5B LAS TIC: M

Cantidad mínima de pedido :1

Condiciones de pago :T/T

Capacidad de suministro :En stock

Tiempo de entrega :3 a 5 días hábiles

Detalles del embalaje :Bolsa antistática y caja de cartón

Tipo de la memoria :Volátil

Formato de la memoria :COPITA

Tecnología :SDRAM-DDR

Tamaño de la memoria :256Mbit

Organización de la memoria :el 16M x 16

Interfaz de la memoria :En paralelo

Frecuencia de reloj :200 MHz

Escriba la duración de ciclo - palabra, página :15ns

Tiempo de acceso :700 picosegundos

Voltagem - Suministro :2,5 V ~ 2,7 V

Temperatura de funcionamiento :-40 °C ~ 85 °C (TA)

Tipo de montaje :Montura de la superficie

Envase / estuche :60-TFBGA

Paquete de dispositivos del proveedor :Las partidas de los componentes de las máquinas de ensayo de la categoría M2

Contacta

Add to Cart

Ver descripción del producto

Detalles del producto

Descripción general

La DDR333 SDRAM es una memoria CMOS de acceso aleatorio dinámico de alta velocidad que opera a una frecuencia de 167 MHz (tCK=6ns) con una velocidad máxima de transferencia de datos de 333Mb/s/p.DDR333 continúa utilizando la interfaz estándar JEDEC SSTL_2 y la arquitectura 2n-prefetch.

Características

• Reloj de 167 MHz, velocidad de datos de 333 Mb/s/p
•VDD= +2,5 V ±0,2 V, VDDQ = +2,5 V ±0,2 V
• Estroboscopo bidireccional de datos (DQS) transmitido/recibido con datos, es decir, captura de datos sincronizada con la fuente (x16 tiene dos - uno por byte)
• Arquitectura interna de doble velocidad de datos (DDR); dos accesos de datos por ciclo de reloj
• Entradas de reloj diferencial (CK y CK#)
• Los comandos introducidos en cada borde positivo CK
• DQS alineado en el borde con los datos de READ; centro alineado con los datos de WRITE
• DLL para alinear las transiciones DQ y DQS con CK
• Cuatro bancos internos para el funcionamiento simultáneo
• Máscara de datos (DM) para enmascarar datos de escritura (x16 tiene dos - uno por byte)
• Largomas de estallido programables: 2, 4 u 8
• Opción de recarga automática simultánea soportada
• Modos de actualización automática y auto-actualización
• Paquete de FBGA disponible
• Entrada/salida de 2,5 V (compatible con SSTL_2)
• bloqueo del tRAS (tRAP = tRCD)
• Compatible con DDR200 y DDR266 hacia atrás

Especificaciones

Atributo	Valor del atributo
Fabricante	Tecnología Micron Inc.
Categoría de productos	Interfaces de memoria
Serie	-
Embalaje	Embalaje alternativo de bandeja
Cuadro de paquete	60 - TFBGA
Temperatura de funcionamiento	-40 °C ~ 85 °C (TA)
Interfaz	En paralelo
Fuente de suministro de tensión	2.5 V ~ 2.7 V
Envase del producto del proveedor	Las partidas de los componentes de las máquinas de ensayo de la categoría M2
Capacidad de memoria	256M (16M x 16)
Tipo de memoria	DDR SDRAM
Velocidad	5 años
Formatos de memoria	Memoria RAM

Descripciones

SDRAM - IC de memoria DDR de 256 Mb (16M x 16) paralelo a 200 MHz 700ps 60-FBGA (8x12.5)

Chip DRAM DDR SDRAM 256Mbit 16Mx16 2.6V 60 pin FBGA

Carro de la investigación 0