Categorías de Producto

Unidad del microcontrolador de MCU

[523]

Circuitos integrados del interfaz

[17]

ALMACENADOR INTERMEDIARIO IC de la lógica

[6]

IC de adquisición de datos

[7]

Contacta

Shenzhen Sanhuang Electronics Co.,Ltd.

Visita el sitio web

Ciudad:shenzhen

País/Región:china

Persona de contacto:MissZhao

Ver detalles de contacto

Contacta

China MT46H16M32LFB5-5 IT:C TR IC DRAM 512MBIT PAR 90VFBGA Micron Technology Inc. Se trata de una empresa de tecnología de la mano de la mano de la empresa. wholesale

MT46H16M32LFB5-5 IT:C TR IC DRAM 512MBIT PAR 90VFBGA Micron Technology Inc. Se trata de una empresa de tecnología de la mano de la mano de la empresa.

Preguntar último precio

Número de modelo :MT416M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M2M

Cantidad mínima de pedido :1

Condiciones de pago :T/T

Capacidad de suministro :En stock

Tiempo de entrega :3 a 5 días hábiles

Detalles del embalaje :Bolsa antistática y caja de cartón

Tipo de la memoria :Volátil

Formato de la memoria :COPITA

Tecnología :SDRAM - LPDDR móvil

Tamaño de la memoria :512Mbit

Organización de la memoria :el 16M x 32

Interfaz de la memoria :En paralelo

Frecuencia de reloj :200 MHz

Escriba la duración de ciclo - palabra, página :15ns

Tiempo de acceso :5 ns

Voltagem - Suministro :1.7V ~ 1.95V

Temperatura de funcionamiento :-40 °C ~ 85 °C (TA)

Tipo de montaje :Montura de la superficie

Envase / estuche :90-VFBGA

Paquete de dispositivos del proveedor :90-VFBGA (8x13)

Contacta

Add to Cart

Ver descripción del producto

Detalles del producto

Dispositivos móviles de baja potencia DDR SDRAM

Características

• VDD/VDDQ = 1,70 1,95 V
• Estrobo bidireccional de datos por byte de datos (DQS)
• Arquitectura interna de doble velocidad de datos (DDR) en tubería; dos accesos de datos por ciclo de reloj
• Entradas de reloj diferencial (CK y CK#)
• Los comandos introducidos en cada borde positivo CK
• DQS alineado en el borde con los datos de READ; centro alineado con los datos de WRITE
• 4 bancos internos para el funcionamiento simultáneo
• Máscaras de datos (DM) para enmascarar datos de escritura; una máscara por byte
• Largomas de ráfaga programables (BL): 2, 4, 8 o 16
• Se admite la opción de precarga automática simultánea
• Modos de actualización automática y autoactualización
• Entradas compatibles con LVCMOS de 1,8 V
• Autoactualización compensada por la temperatura (TCSR)
• Autoactualización de matriz parcial (PASR)
• Desactivación profunda (DPD)
• Registro de lectura de estado (SRR)
• Fuerza de accionamiento de salida seleccionable (DS)
• Capacidad para detener el reloj
• 64 ms de actualización, 32 ms para la temperatura del automóvil

Especificaciones

Atributo	Valor del atributo
Fabricante	Tecnología Micron Inc.
Categoría de productos	Interfaces de memoria
Serie	-
Embalaje	Embalaje alternativo de cinta y bobina (TR)
Cuadro de paquete	90 VFBGA
Temperatura de funcionamiento	-40 °C ~ 85 °C (TA)
Interfaz	En paralelo
Fuente de suministro de tensión	1.7 V ~ 1.95 V
Envase del producto del proveedor	Las medidas de seguridad se aplicarán a los vehículos de las categorías M1 y M2.
Capacidad de memoria	512M (16M x 32)
Tipo de memoria	Dispositivos de almacenamiento de datos
Velocidad	200 MHz
Formatos de memoria	Memoria RAM

Descripciones

SDRAM - IC de memoria LPDDR móvil de 512 Mb (16M x 32) paralelo a 200 MHz 5.0ns 90-VFBGA (8x13)

Carro de la investigación 0