Descripción general
La SDRAM de 256 Mb es una memoria CMOS de alta velocidad, de acceso aleatorio dinámico que contiene 268,435Está configurado internamente como una DRAM de cuatro bancos con una interfaz síncrona (todas las señales se registran en el borde positivo de la señal del reloj, CLK).108Los bancos de 864 bits están organizados en 8.192 filas por 2.048 columnas por 4 bits.108Los bancos de 864 bits están organizados en 8.192 filas por 1.024 columnas por 8 bits.108Los bancos de 864 bits están organizados en 8192 filas por 512 columnas por 16 bits.
Características
• Compatible con las normas PC100 y PC133
• Completamente sincronizado; todas las señales registradas en el borde positivo del reloj del sistema
• Función de tubería interna; la dirección de la columna se puede cambiar cada ciclo de reloj
• Bancos internos para el acceso/precarga de filas ocultas
• Longitudes programables: 1, 2, 4, 8 o página completa
• Precarga automática, incluye modos de precarga automática simultánea y actualización automática
• Modo de actualización automática
• 64 ms, actualización de 8.192 ciclos
• Entradas y salidas compatibles con LVTTL
• Fuente de alimentación única +3,3V ±0,3V