Descripción general
Los LPC1850/30/20/10 son microcontroladores basados en ARM Cortex-M3 para aplicaciones embebidas.características mejoradas de depuración, y un alto nivel de integración de bloques de apoyo.
Los LPC1850/30/20/10 operan a frecuencias de CPU de hasta 180 MHz.La CPU ARM Cortex-M3 incorpora una tubería de 3 etapas y utiliza una arquitectura de Harvard con buses de instrucción y datos locales separados, así como un tercer bus para periféricosLa CPU ARM Cortex-M3 también incluye una unidad de pre-recuperación interna que admite ramificación especulativa.
El LPC1850/30/20/10 incluye hasta 200 kB de SRAM en el chip, una interfaz quad SPI Flash (SPIFI), un subsistema de temporizador configurable de estado (SCT), dos controladores USB de alta velocidad, Ethernet, LCD,un controlador de memoria externo, y múltiples periféricos digitales y analógicos.
Características y beneficios
■ Núcleo de procesador
◆ Procesador ARM Cortex-M3, que funciona a frecuencias de hasta 180 MHz.
◆ ARM Cortex-M3 con unidad de protección de memoria (MPU) integrada que admite ocho regiones.
◆ ARM Cortex-M3 con controlador de interrupción vectorial anidado (NVIC).
◆ Entrada de interrupción (NMI) no enmascarable.
◆ JTAG y Serial Wire Debug, rastreo de series, ocho puntos de interrupción y cuatro puntos de vigilancia.
◆ Módulo de seguimiento mejorado (ETM) y soporte de búfer de seguimiento mejorado (ETB).
◆ Tiempo de tiempo del sistema.
■ Memoria en el chip
◆ 200 kB de SRAM para el uso de código y datos.
◆ Múltiples bloques de SRAM con acceso de bus separado.
◆ ROM de 64 kB que contiene el código de arranque y los controladores de software en el chip.
◆ Memoria programable de una sola vez (OTP) de 32 bits para uso general.
■ Unidad de generación de relojes
◆ Oscilador de cristal con un rango de funcionamiento de 1 MHz a 25 MHz.
◆ Oscilador RC interno de 12 MHz ajustado a una precisión del 1% sobre la temperatura y
el voltaje.
◆ Oscilador de cristal RTC de muy baja potencia.
◆ Tres PLL permiten el funcionamiento de la CPU hasta la velocidad máxima de la CPU sin necesidad de
El segundo PLL está dedicado a la USB de alta velocidad, el
el tercer PLL puede utilizarse como PLL de audio.
◆ Salida del reloj.
■ Periféricos digitales configurables:
◆ Subsistema del temporizador configurable de estado (SCT) en AHB.
◆ Global Input Multiplexer Array (GIMA) permite la interconexión de múltiples entradas y
Salidas a periféricos impulsados por eventos como temporizadores, SCT y ADC0/1.
■ Interfaces en serie:
◆ Quad SPI Flash Interface (SPIFI) con datos de 1, 2 o 4 bits a velocidades de hasta
52 MB por segundo.
◆ 10/100T Ethernet MAC con interfaces RMII y MII y soporte DMA para
soporte para el sello de tiempo IEEE 1588/tiempo avanzado
el estampado (IEEE 1588-2008 v2).
◆ Una interfaz de host/dispositivo/OTG USB 2.0 de alta velocidad con soporte DMA y
PHY de alta velocidad en el chip (USB0).
◆ Una interfaz de host/dispositivo USB 2.0 de alta velocidad con soporte DMA, en chip
interfaz PHY y ULPI de velocidad completa a una PHY externa de alta velocidad (USB1).
El software de prueba eléctrica de la interfaz USB incluido en la pila USB ROM.
◆ Cuatro 550 UART con soporte DMA: una UART con interfaz modem completa; una
UART con interfaz IrDA; tres USARTs soportan el modo sincrónico de UART y un
Interfaz de tarjeta inteligente conforme a la especificación ISO7816.
◆ Hasta dos controladores C_CAN 2.0B con un canal cada uno.
excluye el funcionamiento de todos los demás periféricos conectados al mismo puente de autobús Véase
Figura 1 y referencia 1.
◆ Dos controladores de SSP con soporte FIFO y multiprotocolo.
apoyo.
◆ Una interfaz de bus I2C de modo rápido más con modo monitor y con I/O de drenaje abierto
Los pines que cumplen con la especificación completa del bus I2C. Soporta velocidades de datos de hasta
1 Mbit/s.
◆ Una interfaz estándar de bus I2C con modo monitor y pines de E/S estándar.
◆ Dos interfaces I2S con soporte DMA, cada una con una entrada y una salida.
