Resumen funcional de las PSoC
La familia PSoC consta de muchos dispositivos controladores en chip. Estos dispositivos están diseñados para reemplazar múltiples componentes tradicionales de sistemas basados en MCU con un dispositivo programable de chip único de bajo costo.Los dispositivos PSoC incluyen bloques configurables de lógica analógica y digitalEsta arquitectura permite al usuario crear configuraciones periféricas personalizadas que coincidan con los requisitos de cada aplicación individual.una CPU rápida, memoria de programas flash, memoria de datos SRAM y E / S configurables están incluidos en una gama de convenientes pinouts y paquetes.
Características
■ Procesador de arquitectura de Harvard:
Procesador M8C Velocidades de hasta 24 MHz
8x8 Multiplica, 32 bits acumula
Baja potencia a alta velocidad
Voltado de funcionamiento de 3,0 V a 5,25 V
️ Rango de temperatura industrial: -40°C a +85°C
■ Periféricos avanzados (bloques PSoC®)
Seis bloques PSoC de tipo analógico proporcionan:
• ADC de 8 bits único o doble
• Comparadores (hasta cuatro)
¢ Hasta ocho bloques digitales de PSoC proporcionan:
• Temporizadores de 8 a 32 bits, contadores y PWMs
• Soporte para el modo de disparo único y múltiple en temporizadores y PWM
• PWM con soporte de banda muerta en un solo bloque digital
• Registro de turnos, CRC y módulos PRS
• UART de doble ciclo completo
• Múltiples maestros o esclavos SPI, soporte de longitud de datos variable: de 8 a 16 bits
• Se puede conectar a todos los pines GPIO
¢ Periféricos complejos mediante la combinación de bloques
¢ Soporte de la función de cambio para la detección de FSK
El módulo analógico puede ser sincronizado mediante bloques digitales o señales externas.
■ ADC SAR de 10 bits de alta velocidad con muestreo y retención optimizados para el control integrado
■ Precisión y reloj programable:
️ Oscilador interno ± 5% 24/48 MHz a través del rango de temperatura industrial
¢ Alta precisión 24 MHz con cristal opcional de 32 kHz y PLL
️ Oscilador externo opcional, hasta 24 MHz
Oscilador interno/externo para vigilancia y sueño
■ Memoria flexible en el chip:
Hasta 16K bytes de almacenamiento de programas Flash 50.000 ciclos de borrado/escritura
Almacenamiento de datos SRAM de hasta 1K bytes
¢ Programación en serie dentro del sistema (ISSP)
Actualizaciones Flash parciales
Modos de protección flexibles
Emulación EEPROM en Flash
■ Recursos CapSense® optimizados:
Dos IDAC soportan hasta 640 μA de corriente de fuente para reemplazar el resistor externo
Dos recursos de reloj dedicados para CapSense:
• CSD_CLK: 1/2/4/8/16/32/128/256 Derivado de SYSCLK
• CNT_CLK: 1/2/4/8 Derivado de CSD_CLK
¢ Temporizadores/contadores de 16 bits dedicados para el escaneo CapSense
¢ Apoyar el escaneo simultáneo de dos canales de CSD
■ Configuraciones de pines programables:
25 mA Sink, 10 mA Fuente en todo el GPIO
❐ Pull up, Pull down, High Z, Strong, or Open Drain Drive Modes on all GPIO
¢ Hasta 38 entradas analógicas en GPIO
Se puede configurar la interrupción en todos los GPIO
■ Recursos adicionales del sistema:
I2CTM Slave, Master y MultiMaster hasta 400 kHz
Apoya la función de direccionamiento de hardware
Perros de guardia y temporizadores de sueño
Detección de bajo voltaje configurable por el usuario
¢ Circuito integrado de supervisión
¢ Referencia de tensión de precisión en el chip
Apoya el bloque RTC en la lógica digital periférica
