Introducción
La familia MC9S12C / MC9S12GC son familias de MCU basadas en flash de 48/52/80 pines, que ofrecen la potencia y flexibilidad del núcleo de 16 bits a una gama completamente nueva de costos y espacio sensibles,Aplicaciones de redes industriales y automotrices de uso generalTodos los miembros de la familia MC9S12C / MC9S12GC cuentan con periféricos estándar en el chip, incluida una unidad de procesamiento central de 16 bits (CPU12), hasta 128K bytes de Flash EEPROM, hasta 4K bytes de RAM,una interfaz de comunicaciones serie asíncrona (SCI), una interfaz periférica en serie (SPI), un módulo de temporizador de 16 bits de 8 canales (TIM), un modulador de ancho de pulso de 8 bits de 6 canales (PWM), un convertidor analógico a digital de 8 canales y 10 bits (ADC).
Características
• Núcleo HCS12 de 16 bits:
Procesador HCS12
Compatible hacia arriba con el conjunto de instrucciones M68HC11
¢ Modelo de programación y apilamiento de interrupción idéntico al M68HC11
¢ Cuadrillas de instrucciones
¢ Direccionamiento indexado mejorado
¢ MMC (mapa de memoria y interfaz)
¢ INT (control de interrupción)
BDM (modo de depuración en segundo plano)
DBG12 (módulo de depuración12 mejorado, incluidos los puntos de interrupción y el búfer de seguimiento de cambios de flujo)
MEBI (interfaz de bus de expansión múltiplexada) disponible sólo en la versión de paquete de 80 pines
• Entradas de interrupción de despertador:
Hasta 12 bits de puerto disponibles para la función de interrupción de despertar con filtro digital
• Frecuencia de funcionamiento:
32 MHz equivalente a una velocidad de bus de 16 MHz para un solo chip
- 32MHz equivalente a la velocidad del bus de 16MHz en los modos de bus ampliados
Opción de la familia 9S12C: 50 MHz equivalente a una velocidad de bus de 25 MHz
Todos los miembros de la familia 9S12GC permiten una frecuencia de operación de 50 MHz.
• Regulador interno de 2,5 V:
Apoya un rango de voltaje de entrada de 2,97V a 5,5V
Capacidad de modo de baja potencia
Incluye circuitos de reinicio de baja tensión (LVR)
Incluye circuitos de interrupción de bajo voltaje (LVI)
• 48 pines de LQFP, 52 pines de LQFP o 80 pines de QFP:
¢ Hasta 58 líneas de E/S con capacidad de entrada y accionamiento de 5 V (paquete de 80 pines)
️ Hasta 2 líneas exclusivas de entrada de 5 V dedicadas (IRQ, XIRQ)
Las entradas de convertidores A/D de 5V y 8V y las entradas/salidas de 5V
• Apoyo al desarrollo:
El modo de depuración de fondo de un solo cable (BDM)
Puntos de interrupción de hardware en el chip
¢ Características mejoradas de depuración de DBG12
