TPS7A8801QRTJRQ1 los reguladores de voltaje del TI LDO Autom se doblan 1A LDO de poco ruido VReg
1.Features
AEC-Q100QualifiedWiththe FollowingResults:
– TemperatureGrade1: – 40°C≤TA≤+125°C
– HBMESDClassificationLevel2
– CDMESDClassificationLevelC5
• Dos IndependentLDOChannels
• OutputNoise bajo: μVRMS 4 (10 herzios a 100 kilociclos)
• Marginado bajo: 230 milivoltio (máximo) en 1 A
• WideInputVoltageRange: 1,4 V a 6,5 V
• WideOutputVoltageRange: 0,8 V a 5.15V
• De alta potencia-SupplyRippleRejection
– DB 70 en 100 herzios
– DB 40 en 100 kilociclos
– DB 40 en 1 megaciclo
• El 1% AccuracyOverLine, carga, y temperatura
• ExcellentLoadTransientResponse
• AdjustableStart-UpInrushControl
• SelectableSoft-StartChargingCurrent
• IndependentOpen-DrainPower-buenas salidas (de la PÁGINA)
• ΜF o LargerCeramicOutputCapacitor de StableWitha 10
• ThermalResistance bajo: RθJA= 39.8°C/W
• 4 mm× 4-mmWettableFlankWQFNPackage
2.Applications
• RF y RadarPowerin AutomotiveApplications
• AutomotiveADASECUs
• TelematicControlUnits
• Racimos de Infotainmentand
• High-SpeedI/F (PLLand VCO)
3.TypicalApplicationDiagram
4.Description
El TPS7A88-Q1is un dual, de poco ruido (μVRMS 4), voltageregulatorcapableof sourcing1 A del bajo-marginado (LDO) por el channelwith 250 milivoltio del maximumdropout
Adjustablewith externalresistorsfrom0.8 Vto 5.15V del flexibilityof twoindependentLDOsandapproximately50%smallersolutionsizethantwo single-channelLDOs.Eachoutputis de TheTPS7A88-Q1providesthe. El punto bajo de TPS7A88-Q1wideinput-voltagerangesupportsoperationas como 1,4 V y hasta 6,5 V.
Outputvoltageaccuracy del With1% (overline, carga, andtemperature) y reducein-rushcurrent suave-startcapabilitiesto, los poweringsensitiveanaloglow-voltagedevices del idealfor de TPS7A88-Q1is (suchasvoltage-controlledoscillators [VCOs], análogo-a-digitalconverters [ADC], digital-a-analogconverters [DACs], alto-endprocessors, y campo-programmablegatearrays [FPGAs])
Thosefoundin RF, radarcommunications, andtelematicapplications de los powernoise-sensitivecomponentssuchas del designedto de TheTPS7A88-Q1is. El clockjitter bajo del minimizesphasenoiseand del widebandPSRR de 4 μVRMSoutputnoiseand (DB 40 en 1 megaciclo). Simpleopticalinspection de Thesefeaturesmaximizeperformanceofclockingdevices, de los ADC, y de DACs.The TPS7A88-Q1featureswettableflanksfor
5. Pin Configurationand Functions
