Microchip inalámbrico mordido Atmel ATXMEGA8E5-AU del microcontrolador 32MHz de SPI 8

Tecnología del microchip de ATXMEGA8E5-AU/microcontroladores de 8 bits de Atmel - original de MCU el 100%

1.Features
 de alto rendimiento, microcontrolador de baja potencia de Atmel® AVR® XMEGA® 8/16-bit
memorias permanentes del programa y de los datos del 
 8K – 32KB del flash uno mismo-programable del en-sistema
 2K – sección de la bota 4KB
 512Bytes – 1KB EEPROM
 1K – 4KB SRAM interno
características periféricas del 
el Cuatro-canal del  aumentó el controlador dma con el partido de la dirección 8/16-bit
sistema del acontecimiento del Ocho-canal del 
encaminamiento asincrónica y síncrona del  de la señal
codificador de la cuadratura del  con el filtro rotatorio
contador de tiempo/contadores de 16 bits del  tres
contador de tiempo/contador del  uno con la salida cuatro comparar o entrar los canales de la captura
contador de tiempo/contador del  dos con la salida dos comparar o entrar los canales de la captura
extensión de alta resolución del  permitiendo abajo a la resolución de 4ns PWM
extensión de la forma de onda del  para el control del motor, LED, iluminación, H-puente, altas impulsiones, y más
el  critica la extensión para la dirección y/o la parada seguras y deterministas del conductor externo
generador CRC-16 (CRC-CCITT) y CRC-32 del  (IEEE 802,3)
módulo de encargo de la lógica del  XMEGA (XCL) con funciones del contador de tiempo, del contador y de lógica
el contador de tiempo/los contadores de 8 bits del  dos con captura/compara y modo de 16 bits de la cascada
el  conectó con un USART para apoyar longitud de encargo del marco de datos
el  conectó con los pernos de la entrada-salida y el sistema del acontecimiento para hacer funciones de lógica programables
 MUX, Y, NAND, O, NI, XOR, XNOR, NO, D-Tirón-fracaso, cierre de D, cierre de RS
 dos USARTs con la configuración semidúplex del alambre lleno-a dos caras y solo
modo de SPI del amo del 
el  apoya protocolos de encargo con el pedazo configurable hasta 256 de la longitud del marco de datos
sistema del  para despertar de modos de sueño profundo cuando está utilizado con el oscilador interno 8MHz
interfaz de dos hilos del  uno con el partido dual de la dirección (I2
C y SMBus compatibles)
configuración del puente del  para el amo simultáneo y la operación auxiliar
 hasta ayuda de la velocidad del autobús 1MHz
interfaz periférico serial del  uno (SPI)
contador en tiempo real de 16 bits del  con el oscilador separado y la corrección digital
dieciséis-canal del  uno, 12 mordido, convertidor de analógico a digital 300ksps con:
compensación del  y corrección del aumento
el hacer un promedio del 
Sobre-muestreo y acción de diezmar del 
 uno de dos vías, 12 mordidos, convertidor de digital a analógico 1Msps
los comparadores análogos del  dos con la ventana comparan la función y fuentes actuales
interrupciones de externo del  en todos los pernos de fines generales de la entrada-salida
reloj de vigilancia programable del  con el oscilador ultrabajo del poder del en-microprocesador separado
ayuda de la biblioteca de QTouch® del 
botones, resbaladores y ruedas capacitivos del tacto del 
características especiales del microcontrolador del 
 Poder-en reset y la detección programable del apagón
opciones internas y externas del  del reloj con PLL
regulador de interrupción de niveles múltiples programable del 
modos de sueño del  cinco
 que programa y eliminar errores del interfaz
 PDI (programa y eliminar errores del interfaz)
entrada-salida del  y paquetes
pernos programables de la entrada-salida del  26
ventaja 32 TQFP del  7x7m m
ventaja 32 VQFN del  5x5m m
ventaja 32 UQFN del  4x4m m
voltaje de funcionamiento del 
 1,6 – 3.6V
frecuencia de funcionamiento del 
 0 – 12MHz de 1.6V
 0 – 32MHz de 2.7V

2.Pinout y bloque diagrama