W25Q80DVSSIG NI spiFlash de destello, 8M-bit, sector uniforme 4Kb
DESCRIPCIÓN 1.GENERAL
Memoria Flash serial de W25Q80DV/DL (8M-bit) provee de una solución del almacenamiento para los sistemas el espacio, los pernos y el poder limitados. La serie 25Q ofrece flexibilidad y funcionamiento bastante más allá de los dispositivos de destello seriales ordinarios. Son ideales para el código que sombrea a RAM, ejecutando código directamente de voz, de texto y de los datos andstoring duales/del patio de SPI (XIP). El W25Q80DV actúa en un solo 2.7V a 3.6V y los operateds de W25Q80DL en un solo 2.3V a la fuente 3.6Vpower con el consumo actual tan bajo como 1μ A para el poder-abajo.
El W25Q80DV/DLarray se organiza en 4.096 páginas programables de 256 bytes cada uno. Hasta 256 bytes se pueden programar a la vez. Las páginas pueden ser ingroups borrados de 16 (borrado del sector 4KB), grupos de 128 (borrado del bloque 32KB), grupos de 256 (borrado del bloque 64KB) o el microprocesador entero (borrado del microprocesador). Los sectores borrables de W25Q80DV/DLhas 256 y 16 bloques borrables respectivamente. Los pequeños sectores 4KB permiten mayor flexibilidad en los usos que requieren almacenamiento de los datos y del parámetro.
El W25Q80DV apoya el interfaz periférico serial estándar (SPI), y un alto rendimiento salida dual/del patio así como entrada-salida SPI se dobla/del patio: Reloj serial, Chip Select, datos seriales I/O0 (DI), I/O1 (HAGA), I/O2 (/WP), e I/O3 (/HOLD). Las frecuencias de reloj de SPI hasta de 104MHz se apoyan permitiendo índices de reloj equivalentes de 208MHz (104MHz x 2) para la entrada-salida dual y 416MHz (104MHz x 4) para la entrada-salida del patio al usar la lectura rápida las instrucciones de la entrada-salida se doblan/del patio. Estas tasas de transferencia pueden superar 8 asincrónicos estándar y memorias Flash paralelas de 16 bits. Un perno del control, el perno de la protección de escritura y programables escriben la protección, con el top, parte inferior o el control del arsenal del complemento, proporciona flexibilidad adicional del control. Además, el dispositivo apoya la identificación estándar del fabricante y de dispositivo de JEDEC con un número de serie único 64-bit.
2.FEATURES
Familia de memorias de SpiFlash
– W25Q80DV/DL: 8M-bit/1M-byte (1.048.576) – 256-byte por SPI página-estándar programable: CLK, /CS, DI, HACEN, /WP, /HOLD-DUAL SPI: CLK, /CS, IO0, IO1, /WP, /Hold – patio SPI: CLK, /CS, IO0, IO1, IO2, sectores de IO3-Uniform 4KB, bloques 32KB y 64KB
Flash serial del rendimiento más alto
– W25Q80DV104MHz equivalente de SPI dual/del patio clocks208/416MHz se doblan/el patio SPI50MB/S que la transferencia de datos continuos rate-W25Q80DL80MHz equivalente de SPI clocks160/320MHz se dobla/que del patio tasa de transferencia del continuousdata se dobla/del patio SPI40MB/S
El software y el soporte físico escriben Protección-Escribir-protegen todo o porción memoria-Permitir/de protección de la neutralización con el perno-top de /WP o la protección inferior del arsenal
La arquitectura flexible con el sector del sector-uniforme 4KB/el borrado del bloque (4/32/64-kbytes) – borrado/programa suspender y Curriculum vitae-más de 100.000 borra/para escribir ciclos
Energía baja, gama de temperaturas ancha
– W25Q80DV: Solos 2,7 a 3.6V supply-W25Q80DL: Solos 2.3to 3.6V suministran<1>
características de la seguridad avanzada y de la identificación
– El software y el soporte físico escriben - proteger – superior/la parte inferior, confinamiento de la fuente del protección-poder del arsenal del complemento 4KB y ID exclusivo de OTP protection-64-Bit para por cada uno los registros dispositivo-Discoverable de la seguridad de los parámetros (SFDP) Register-3X256-Byte con los pedazos cerradura-volátiles y permanentes de OTP de la situación del registro
TIPOS 3.PACKAGE Y TIPOS DE CONEXIÓN
4. Pin Configuration PDIP 300- milipulgada
5.Ball configuración WLCSP
6,4 .1 Chip Select (/CS) que el perno de SPI Chip Select (/CS) permite y que inhabilita la operación del dispositivo. Cuando /CSis alto el dispositivo se no reelige como candidato y los pernos de la salida de datos seriales (HAGA, o IO0, IO1, IO2, IO3) están en la alta impedancia. Cuando está no reelegido como candidato, el consumo de energía de los dispositivos estará en los niveles espera a menos que un borrado interno, programa o escribir el ciclo del registro de la situación esté en curso. Cuando /CSis trajo bajo el dispositivo será seleccionado, el consumo de energía aumentará a los niveles activos y las instrucciones se pueden escribir a y los datos leen en el dispositivo. Después de ciclo inicial, transición de /CSmust del alto al punto bajo antes de que una nueva instrucción sea aceptada. La entrada de /CS debe seguir el nivel de la fuente VCC en el ciclo inicial (véase que la “sincronización y Write de ciclo inicial inhiben el umbral” y el cuadro 45). Si es necesario, levantar al resistente en /CS se puede utilizar para lograr esto.
entrada de datos 4.2Serial, salida e IOS (los DI, HACEN e IO0, IO1, IO2, IO3) TheW25Q80DV/DLsupport SPI estándar, SPI dual y operación de SPI del patio. Las instrucciones estándar de SPI utilizan el perno unidireccional de los DI (entrada) para escribir en serie instrucciones, direcciones o datos al dispositivo en el borde de levantamiento del perno serial de la entrada del reloj (CLK). SPI estándar también utiliza el unidireccional HACE (salida) para leer datos o la situación del dispositivo en el borde que cae las instrucciones de SPI de CLK.Dual y del patio para utilizar los pernos bidireccionales del IO para escribir en serie instrucciones, direcciones o datos al dispositivo en el borde de levantamiento de CLK y para leer datos o la situación del dispositivo en el borde que cae de CLK. Las instrucciones de SPI del patio requieren el patio permanente permiten al pedazo (QE) en la situación Register2 ser fijadas. Cuando se convierte QE=1, el perno de /WP el perno de IO2 y de /HOLD se convierte en IO3.
4,3 la protección de escritura (/WP) el perno de la protección de escritura (/WP) se puede utilizar para evitar que el registro de la situación sea escrito. Utilizado conjuntamente con el bloque del registro de la situación proteja (CMP, SEC, TB, BP2, BP1 y BP0) los pedazos y el registro de la situación protege (SRP0) los pedazos, una porción tan pequeña como 4KBsector o el arsenal entero de la memoria puede ser hardware protegido. El perno de /WP es bajo activo. Cuando el pedazo de QE de la situación Register-2 se fija para la entrada-salida del patio, la función del perno de /WP no está disponible desde este perno se utiliza para IO2.
4.4HOLD (/HOLD) el perno de /HOLD permite que el dispositivo sea detenido brevemente mientras que se selecciona activamente. Cuando /HOLD se trae bajo, mientras que /CSis bajo, HACE el perno estará en la alta impedancia y las señales en los pernos de los DI y de CLK serán ignoradas (no cuide). Cuando /HOLD se trae alto, la operación del dispositivo puede reanudar. /HOLDfunction puede ser útil cuando los dispositivos múltiples están compartiendo las mismas señales de SPI. El perno de /HOLD es bajo activo. Cuando el pedazo de QE de la situación Register-2 se fija para la entrada-salida del patio, la función del perno de /HOLD no está disponible desde este perno se utiliza para IO3. Vea la figura 1a y 1b para el tipo de conexión de la operación de la entrada-salida del patio
el reloj 4.5Serial (CLK) el perno serial de la entrada de reloj de SPI (CLK) proporciona la sincronización para las operaciones seriales de entrada y de salida.
¿7.Why nos eligen?
el 100% nuevo y originao con precio de la ventaja
Eficacia alta
Entrega rápida
Servicio profesional del equipo
10 años experimentan componentes electrónicos
Agente de los componentes electrónicos
Descuento logístico de la ventaja
Servicio post-venta excelente
