PCI IC programable Chip Original XCR3128-12VQ100I Macrocell CPLD

Detalle rápido:
XCR3128: 128 Macrocell CPLD
Descripción:
El XCR3128 CPLD (dispositivo de lógica programable complejo) es el tercero en una familia de CoolRunner® CPLDs de Xilinx. Estos dispositivos combinan poder de alta velocidad y cero en 128 un macrocell CPLD. Con la técnica de diseño de FZP, el XCR3128 ofrece velocidades verdaderas del perno-a-perno de 10 ns, mientras que simultáneamente entrega el poder que es menos del µA 100 en el recurso seguro sin la necesidad de ‘turbo-pedazos’ o de otros esquemas del poder-abajo. Substituyendo los métodos convencionales del amplificador del sentido para ejecutar los términos del producto (una técnica que se ha utilizado en PLDs desde la era bipolar) por una cadena conectada en cascada de las puertas puras del Cmos, el poder dinámico es también substancialmente más bajo que cualquier CPLD competente. Estos dispositivos son el primer TotalCMOS PLDs, pues utilizan una tecnología de proceso del Cmos y la técnica de diseño completa patentada del Cmos FZP. Para los usos 5V, Xilinx también ofrece el XCR5128 de alta velocidad CPLD que las ofertas estas características en una puesta en práctica completa 5V.
El Xilinx FZP CPLDs utiliza la arquitectura patentada de XPLA (arsenal de lógica programable extendido). La arquitectura de XPLA combina las mejores características del tipo estructuras del PLA y de PAL para entregar velocidad y la asignación flexible de la lógica que da lugar a capacidad superior de realizar cambios de diseño con los pinouts fijos. La estructura de XPLA en cada bloque de la lógica provee de una trayectoria rápida de 10 ns PAL cinco términos dedicados del producto por salida. Esta trayectoria de PAL es unida a por una estructura adicional del PLA que despliegue una piscina de 32 términos del producto a un completamente programable O el arsenal que puede asignar los términos del producto del PLA a cualquier salida en el bloque de la lógica. Esta combinación permite que la lógica sea asignada eficientemente en el bloque de la lógica y apoya tanto como 37 términos del producto en una salida. La velocidad con la cual la lógica se asigna del arsenal del PLA a una salida es solamente 2,5 ns, sin importar el número de términos del producto del PLA utilizó, qué resultados en tPD del peor caso de ns solamente 12,5 de cualquier perno a cualquier otro perno. Además, la lógica que es común a las salidas múltiples se puede poner en un solo término del producto del PLA y compartió a través de salidas múltiples vía O el arsenal, aumentando con eficacia densidad del diseño.
Los XCR3128 CPLDs son apoyados por las herramientas del CAE del estándar industrial (cadencia/OrCAD, lógica del modelo, mentor, Synopsys, Synario, Viewlogic, y Synplicity), usando el texto (ABEL, VHDL, Verilog) y/o la entrada esquemática. La verificación del diseño utiliza los simuladores del estándar industrial para la simulación funcional y que mide el tiempo. El desarrollo se apoya en de computadora personal, Sparc, y las plataformas de HP. El caber del dispositivo utiliza una herramienta desarrollada Xilinx, XPLA profesional (disponible en el sitio web de Xilinx).
Usos:
• Primer TotalCMOS™ PLD de la industria - diseño del Cmos y tecnologías de proceso
• La técnica de diseño rápida del poder cero (FZP™) proporciona poder ultrabajo y misma velocidad
• IEEE 1149,1 obediente, capacidad de la prueba de JTAG
- Cuatro interfaz del perno JTAG (TCK, TMS, TDI, TDO)
- Regulador del GOLPECITO de IEEE 1149,1
- Los comandos de JTAG incluyen: Puente, muestra/carga, Extest, Usercode, Idcode, HighZ
• 3.3V, En-sistema programable (ISP) usando el interfaz de JTAG
- generación del supervoltage del En-microprocesador
- Los comandos de la ISP incluyen: Permita, borre, programe,
Verifique
- Apoyado por las plataformas programadas múltiples de la ISP
• Retrasos de alta velocidad del perno-a-perno de 10 ns
• Poder estático ultrabajo menos del µA de 100
• el 100% routable con la utilización 100% mientras que se fijan todos los pernos y todos los macrocells
• Modelo que mide el tiempo determinista que es extremadamente simple utilizar
• Cuatro relojes disponibles
• Polaridad programable del reloj en cada macrocell
• Ayuda para la sincronización asincrónica
• La arquitectura innovadora de XPLA™ combina de alta velocidad con flexibilidad extrema
• 1000 ciclos del borrado/de programa garantizaron
• 20 años de retención de los datos garantizaron
• Lógica extensible a 37 términos del producto
• PCI obediente
• Proceso avanzado de 0.5µ E2CMOS
• El pedazo de la seguridad previene el acceso desautorizado
• Entrada y verificación del diseño usando el estándar industrial y las herramientas de Xilinx CAE
• Programadores reprogramables del dispositivo del estándar industrial que usan
• La estructura innovadora del término del control proporciona términos de la suma o términos del producto en cada lógica para bloquear para:
- Almacenador intermediario programable de 3 estados
- El macrocell asincrónico registra la precolocación/el reset
- El perno global programable de 3 estados facilita la “cama de los clavos” que prueban sin usar recursos de la lógica
- Disponible en paquetes de PLCC, de VQFP, y de PQFP
- Disponible en grados comerciales e industriales
Especificaciones: