Familia programable del chip CI XC4VLX80-10FFG1148I Virtex-4 nueva y original

Detalle rápido:

Familia Virtex-4

Descripción:

Combinando arquitectura modular del bloque del silicio avanzado (ASMBL™) con una amplia variedad de características flexibles, la familia Virtex®-4 de Xilinx aumenta grandemente las capacidades programables del diseño de la lógica, haciéndole una alternativa potente a la tecnología de ASIC. Virtex-4 FPGAs comprenden tres familias-LX de la plataforma, FX, y las opciones y las combinaciones múltiples de SX-ofrecimiento de la característica para dirigir todos los usos complejos. La amplia gama de los bloques de la base del duro-IP de Virtex-4 FPGA incluye los procesadores de PowerPC® (con un nuevo interfaz del APU), Ethernet MAC del tri modo, 622 Mb/s a 6,5 transmisores-receptores seriales de Gb/s, rebanadas dedicadas de DSP, el conjunto de circuitos de alta velocidad de la gestión del reloj, y bloques fuente-síncronos del interfaz. Las unidades de creación básicas de Virtex-4 FPGA son aumentos de ésos encontrados en el Virtex popular, Virtex-E, Virtex-II, Virtex-II familias las favorables de producto favorable, y de Virtex-II X, así que los diseños de la anterior-generación son hacia arriba - compatibles. Los dispositivos Virtex-4 se producen en un proceso avanzado del cobre de 90 nanómetro usando 300 milímetros (12-inch) de tecnología de la oblea.

Usos:

• Tres familias — LX/SX/FX

- Virtex-4 LX: Solución de alto rendimiento de los usos de la lógica

- Virtex-4 SX: Solución de alto rendimiento para los usos del procesamiento de señales digitales (DSP)

- Virtex-4 FX: Solución de alto rendimiento, completamente equipada para los usos integrados de la plataforma

• Tecnología del reloj de Xesium™

- Bloques del encargado de reloj de Digitaces (DCM)

- Divisores fase-hechos juego adicionales del reloj (PMCD)

- Relojes globales diferenciados

• Rebanada de XtremeDSP™

- 18 x 18, el complemento de los two, firmaron multiplicador

- Etapas opcionales de la tubería

- Acumulador incorporado (48-bit) y serpiente/restador

• Smart RAM Memory Hierarchy

- RAM distribuido

- bloques del Dual-puerto 18-Kbit RAM

· Etapas opcionales de la tubería

· La lógica programable opcional del primero en entrar, primero en salir remaps automáticamente las señales de RAM como señales del primero en entrar, primero en salir

- El interfaz de la memoria de alta velocidad apoya RDA y DDR-2 SDRAM, QDR-II, y RLDRAM-II.

• Tecnología de SelectIO™

- 1.5V a la operación de la entrada-salida 3.3V

- Tecnología fuente-síncrona incorporada de ChipSync™

- Terminación activa de control digital de la impedancia (DCI)

- Actividades bancarias granulosas finas de la entrada-salida (configuración en un banco)

• Recursos flexibles de la lógica

• Encripción segura del Bitstream del microprocesador AES

• proceso del cobre Cmos de 90 nanómetro

• voltaje de la base 1.2V

• Flip-Chip Packaging incluyendo opciones Pb-libres del paquete

• RocketIO™ 622 Mb/s a transmisor-receptor del Multi-gigabit de 6,5 Gb/s (MGT) [FX único]

• Base del procesador de IBM PowerPC RISC [FX solamente]

- Base de PowerPC 405 (PPC405)

- Interfaz auxiliar de la unidad del procesador (coprocesador del usuario)

• Ethernet múltiple MAC [FX del Tri modo solamente]

Especificaciones: